原创力文档- 1、本文档共46页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
eda第二章fpga与cpld的结构原理
第2章;主要内容;2.1 PLD概述 ;基本类型;2.2 简单PLD结构原理 ;2.2 简单PLD结构原理 ;2.2 简单PLD结构原理 ;㈠. 可编程只读存储器PROM;㈡. 可编程逻辑阵列PLA;《CPLD技术及应用》教学课件 ;应用实例;㈣. 通用阵列逻辑GAL;输出逻辑宏单元OLMC（Output Logic Macro Cell）;4. 复杂可编程逻辑器件——CPLD;三大部分： I/O块，FB（功能块）和互连矩阵。;;图2-27 MAX7128S的结构 ;2．宏单元 ;3. 扩展乘积项 ;4. 可编程连线阵列PIA ;5. I/O控制块 ;5. 现场可编程门阵列——FPGA;FPGA现场可编程门阵列通常由布线资源围绕的可编程单元（或宏单元）构成阵列，又由可编程I/O单元围绕阵列构成整个芯片。;2.5 硬件测试 ;边界扫描技术——JTAG;JTAG方法的提出;JTAG方法的原理;JTAG测试需要的5种信号;2.6 大规模PLD产品概述 ;FPGA/CPLD比较/选择/产家;FPGA/CPLD选择;新一代FPGA/PLD开发软件，适合新器件和大规模FPGA的开发，将逐步取代MaxplusII。;《CPLD技术及应用》教学课件 ;FLEX10K是98推出的2.5v的SRAM工艺 PLD（FPGA），从3万门到25万门，主要有10K30E,10K50E,10K100E,带嵌入式存储块（EAB） 10KE目前也已使用较少，逐渐被ACEX1K和Cyclone取代。ACEX1K是2000年推出的2.5v低价格SRAM工艺PLD，结构与10KE类似，带嵌入式存储块（EAB）部分型号带PLL，主要有1K10,1K30,1K50,1K100。;Altera最新一代SRAM工艺大规模FPGA，集成硬件乘加器，芯片内部结构比Altera以前的产品有很大变化。;Verilog编写的一个32位/16位可编程CPU核，可以集成到各种FPGA中，Altera提供免费开发软件用于软件和硬件开发;FPGA的发明者，老牌PLD公司，是最大可编程逻辑器件供应商之一。99年Xilinx收购了Philips的PLD部门。;主流芯片;SpartanIII;2.7 CPLD/FPGA的编程与配置 ; CPLD在系统编程;FPGA配置方式 ;FPGA专用配置器件 ; 使用单片机配置FPGA ;使用CPLD配置FPGA ;小节——ASIC技术
文档评论（0）