传统FPGA设计流程简介试题.pptVIP

水煮FPGA; Field Programmable Gate Array 可编程逻辑器件 适合高密度，复杂时序逻辑 供应商： Xilinx、Altera、Actel、Lattice、Quicklogic;FPGA结构;;;电路设计 功能仿真 综合 综合后仿真 布局布线 布局布线后仿真 板级仿真（optional） 加载配置，在线调试;FPGA设计平台;模型设计;高性能电路HDL描述 1、提升频率 算法：并行、乒乓、流水线……合理按排数据流 结构：源逻辑复制，减少扇出…… 2、减少资源、功耗 资源共享，时钟使能;功能仿真;综 合;可综合HDL设计 HDL是描述性语言，非设计语言，原则上先有电路后有HDL。 可综合的特点：可以直观反应到一个或几个具体的简单电路上 if()…else… ? mux2 always @( posedge clk) begin … ? DFFs end for()… ? ? a÷b ? ? 传说中可综合的RTL不一定可综合 对应的映射区间限制在FPGA现有的资源内 ;HDL模型优化 — 我们的目标是，没有不确定性 — 不要让综合器替你做决定 用HDL设计描述你的设计 尽量使用厂商所提供的库 使用综合约束;A+B+C+D ;综合约束 模型优化