第八章仿真与逻辑综合资料.pptVIP

第八章 仿真与逻辑综合;8.1 系统仿真及可测试设计;;仿真方法;仿真输入信息的产生（1）;十二进制计数器输入信号实例;构造体描述部分;begin u0: count12en port map(clk=test_clk, clr=test_clr, en =test_en, qa =t_qa, qb =t_qb, qc =t_qc, qd =t_qd);;产生clk输入的进程;产生初始复位信号和计数允许信号;仿真输入信息的产生（2）;例8-2;begin u0: count12en port map(clk=test_clk, clr=test_clr, en =test_en, qa =t_qa, qb =t_qb, qc =t_