电平分类和区别2010.docVIP

电平分类及区别　  HTMLCONTROL Forms.HTML:Hidden.1 2010-03-28 11:27 最近做一个设计的管脚约束，要设置端口标准，涉及到各种电平标准： TTL 和 LVTTL 的转换电平是相同的, TTL 产生于 1970 年代初, 当时逻辑电路的电源电压标准只有 5V 一种, TTL 的高电平干扰容限比低电平干扰容限大. CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代才产生了 3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分 TTL 电路成为 LVTTL.下面总结一下各电平标准。和新手以及有需要的人共享一下 ^_^.现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。TTL：Transistor-Transistor Logic 三极管结构。Vcc：5V；VOH=2.4V；VOL=0.5V；VIH=2V；VIL=0.8V。因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的 LVTTL。LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。3.3V LVTTL： Vcc：3.3V；VOH=2.4V；VOL=0.4V；VIH=2V；VIL=0.8V。2.5V LVTTL： Vcc：2.5V；VOH=2.0V；VOL=0.2V；VIH=1.7V；VIL=0.7V。更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。Vcc：5V；VOH=4.45V；VOL=0.5V；VIH=3.5V；VIL=1.5V。相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。3.3V LVCMOS：Vcc：3.3V；VOH=3.2V；VOL=0.1V；VIH=2.0V；VIL=0.7V。2.5V LVCMOS：Vcc：2.5V；VOH=2V；VOL=0.1V；VIH=1.7V；VIL=0.7V。CMOS使用注意：CMOS结构内部寄生有可控硅结??，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。ECL：Emitter Coupled Logic 发射极耦合逻辑电路 逻辑电平种类 一、逻辑电平的一些基本概念 要了解逻辑电平的内容，首先要知道以下几个概念的含义： 1、输入高电平（Vih） ： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 2、输入低电平（Vil） ：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 3、输出高电平（Voh） ：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。 4、输出低电平（Vol） ：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 5、阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平 Vih，输入低电平Vil，而如果输入电平在阈值上下， 也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。?? 对于一般的逻辑电平，以上参数的关系如下： Voh Vih Vt Vil Vol。 6、Ioh：逻辑门输出为高电平时的负载电流（为拉电流） 。 7、Iol：逻辑门输出为低电平时的负载电流（为灌电流） 。 8、Iih：逻辑门输入为高电平时的电流（为灌电流） 。 9、Iil：逻辑门输入为低电平时的电流（为拉电流） 。 10、OC、OD、OE门 门电路输出极在集成单元内不接负载电阻而直接引出作为