- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第三章逻辑门
第三章 逻辑门
1、半导体基础知识
半导体
介于导体和绝缘体之间的称为半导体。
硅(Si,原子序号14)、锗(Ge,原子序号32 )
二者共同点:最外层轨道上有4个电子(价电子),价电子决定着物质的物理和化学性质。
将原子核和内层电子看作一个带有+4电荷的正离子(惯性核),一个4价元素的原子由惯性核与4个价电子来表示。
半导体特性
本征半导体(pure semiconductor)
硅(锗)的晶体,相邻原子共有一对价电子:共价键
本证激发 在一定温度下,由于随机热振动,极少数价电子会获得足够的能量而摆脱共价键的束缚,成为自由电子,同时留下一个空位。
由于共价键中出现了空位,相邻价电子就可填补到这个空位上,从而留下新的“空位”,看起来好像是空穴的移动。
载流子(电子 – 空穴对)的产生和复合
当温度一定时,载流子的产生率等于复合率,即达到一种动态平衡
杂质半导体(mixed semiconductor)
N型半导体
4价晶体中掺入5价元素(如:磷)-- 施主杂质
组成共价键后多余出一个电子,该电子不受共价键束缚--自由电子,同时产生一个正离子。
电子型半导体(N型)
多数载流子 – 电子
P型半导体
4价晶体中掺入3价元素(如:硼)-- 受主杂质
组成共价键后缺少一个电子而形成空穴,同时产生一个负离子。
空穴型半导体(P型)
多数载流子 – 空穴
PN结及其单向导电特性
PN结—各种半导体器件的基础
将P型和N型制作在同一半导体上,交界处: PN结
PN结的形成
扩散运动与漂移运动达到动态平衡——PN结形成
产生电位差Uho (硅:0.7V,锗:0.2V)
PN结单向导电特性
PN结加正向电压:P接正极,N接负极
外电场削弱了内电场,使空间电荷区变窄,扩散运动加剧,漂移运动减弱,从而形成较大的扩散电流。
PN结导通,电流受外电压的影响明显。
PN结加反向电压: N接正极, P接负极
外电场增强了内电场,使空间电荷区变宽,阻止扩散运动,加强漂移运动
PN结截止,反向饱和电流很小(易受温度影响)
2、半导体二极管
点接触型:电流小,结电容小,高频
面结合型:电流大,结电容大,低频
平面型:扩散法制造,结面积有大有小
二极管伏安特性
正向特性
V较小时,正向电流几乎为0 – 死区
V大于死区电压时,正向电流随电压指数增加—导通 Is
VBR
I
V
正向特性
反向特性
死区
反向特性
反向电压V小于VBR时,反向饱和电流Is很小—截止
反向电压V大于VBR时,反向电流急剧增大 — 击穿
VBR – 反向击穿电压
理想模型
恒压降模型
例:VD=0.7V,估算开关断开和闭合时的Uo
开关断开时,二极管导通:
Vo=V1-VD=5.3V
开关闭合时,二极管截止:
Vo=V2=12V
3、半导体三极管
结构和符号
两个PN结、三个电极
平面型(NPN)
特点:基区很薄,几个微米,且掺杂浓度很低;
发射区的掺杂浓度很高;
集电结的结面积较大。
内部载流子的运动及电流形成
外部条件:发射结正偏,集电结反偏
发射过程:发射结正偏,向基区扩散电子
复合和扩散过程:电子穿过基区向集电结扩散,极少数与基区空穴复合(IB)
收集过程:集电结反偏,收集扩散过来的电子(IC)
晶体管的电流分配关系
对于特定的三极管,IB和IC的比例基本保持一定(20—200)(当三极管处在放大状态时)
三极管的特性曲线
三极管的特性曲线——
输出特性:
三极管工作在饱和区和截止区构成开关电路
例题见书P43 例题3.1
4、N沟道增强型MOS管
沟道夹断之前,id随uds增加而线性增加。
沟道夹断之后,id几乎不随uds增加而增加。此时,
主要收ugs控制。
5、分立元件逻辑门(缺图,手画)
二极管与门(AND gate)
A、B、C 三个输入端,只要有一个为
低电平0V(逻辑0),输出Y将为低电平
0.7V(逻辑0);只有当三个输入全部
接高电平5V(逻辑1)时,输出才为高
电平5V(逻辑1):Y=ABC
二极管或门(OR gate)
A、B、C 三个输入端,只要有一个为
高电平5V(逻辑1),输出Y将为高电平
4.3V(逻辑1);只有当三个输入全部
接低电平0V(逻辑0)时,输出才为低
电平0V(逻辑0):Y=A+B+C
三极管非门
当输入A为低电平0V(逻辑0)时,输出Y将为高
电平5V(逻辑1);当输入A为高电平5V(逻辑1)
时,输出Y为低电平0.3V(逻辑0):
CMOS反相器 (少箭头、少图)
输入为低电平VIL = 0V时
VGS1<VT1 T1管截止;
|VGS2| >VT2 T2导通
电路中电流近似为零
,VDD主要降落在T1上,输出为高电平VO
原创力文档


文档评论(0)