第3章并行端口浅析.ppt

第4章 AT89S51片内并行端口的  原理及编程 ;【内容概要】本章介绍AT89S51单片机片内的4个双向的8位并行I/O端口P0、P1、P2和P3的内部电路结构、工作原理及应用，并介绍使用C51对4个8位并行I/O端口的编程。 ;4.1 AT89S51的并行I/O端口的结构及工作原理 AT89S51共有4个双向的8位并行I/O端口：P0、P1、P2和P3，它们的输出锁存器属于特殊功能寄存器。4个端口除了按字节输入/输出外，还可位寻址，便于实现位控功能。 4.1.1 P0口 双功能的8位并行端口，字节地址为 80H，位地址为80H～87H。端口的各位具有完全相同但又相互独立的电路结构，P0口某一位的位电路结构如图4-1所示。 ;*;1．位电路结构 P0口某位的电路包括： （1）一个数据输出锁存器，用于数据位锁存。 （2）两个三态数据输入缓冲器，分别是用于读锁存器的输入缓冲器BUF1和读引脚的输入缓冲器BUF2。 （3）一个多路转接开关MUX，一个输入来自锁存器的端，另一输入为地址/数据信号的反相输出。MUX由“控制”信号控制，实现锁存器的输出和地址/数据信号之间的转接。 （4）数据输出的控制和驱动电路，由两个场效应管（FET）组成。 ;2．工作过程分析 （1）P0口用作通用I/O口 当用作通用I/O口时，对应的“控制”信号为0，M