数字逻辑电路DEA设计.ppt

  1. 1、本文档共28页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字逻辑电路DEA设计

EDA(Electronic Design Automation) 电子设计自动化 EDA技术是以微电子技术为物理层面,现代电子设计技术为灵魂,计算机软件技术为手段,最终形成集成电子系统或专用集成电路ASIC为目的一门新兴技术。; 使用对象: 专用集成电路ASIC的芯片设计研发人员 广大的电子线路设计人员 电子设计自动化EDA(Electronic Design Automation)技术是以大规模可编程逻辑器件为设计载体,通过硬件描述语言设计,EDA软件编译、仿真,最终下载到设计载体中,从而完成系统电路设计任务的新一代设计技术。;6.1.1、EDA技术的发展及技术特色 ;在这个阶段分别开发了一个个独立的软件工具,主要有电路原理图绘制、PCB(印刷电路板)图绘制、电路模拟、逻辑模拟等。 它们利用计算机的图形编辑、分析和计算等能力,协助工程师设计电子线路,使设计人员从大量繁琐、重复计算和绘图工作中解脱出来。 但总体来看自动化程度低,需要人工干预整个设计过程。美国Accel公司开发的Tango布线软件就是最具代表性的产品。 ;这一阶段的EDA工具以逻辑模拟、定时分析、故障仿真、自动布局和布线为核心,重点解决电路设计完成之前的功能测试问题,代替了设计师的部分工作,利用这些工具,设计师能在产品制造之前预知产品的功能与性能。我们所熟悉的orCAD和Protel早期的版本是这一阶段中两种典型的设计工具。 但是大部分从原理图出发的EDA工具仍然不能适应复杂电子系统的设计要求,而具体化的元件图形制约着优化设计。;20世纪90年代,设计师逐步从使用硬件转向设计硬件,从单个电子产品的开发转向系统级的电子产品开发SOC(System on a Chip,即片上系统集成)。 EDA工具是以系统级设计为核心,包括系统行为级描述与结构综合、系统仿真与测试验证、系统划分与指标分配、系统决策与文件生成等一整套的电子系统设计自动化工具。这时的EDA工具不仅具有电子系统设计的能力,而且还能提供独立于工艺和厂家的系统级设计,具有高级抽象的设计构思手段。 具备上述功能的EDA软件,可以使得电子工程师在不熟悉半导体工艺的情况下,完成电子系统的设计。;6.1.2 EDA技术的内容;一、可编程逻辑器件;ASIC(Application Specific Integrated Circuits)直译为“专用集成电路”,;可编程ASIC的优点(与掩膜ASIC相比): 1.缩短了研制周期 可编程ASIC可以按一定的规格型号像通用器件一样在市场上买到。由于采用先进的EDA,可编程ASIC 的设计与编程均十分方便和有效,整个设计通常只需几天便可完成,缩短了产品研制周期,有利于产品的快速上市。 2.降低了设计成本 制作掩膜ASIC的前期投资费用较高,只有在生产批量很大的情况下才有价值。这种设计方法还需承担很大的风险,因为一旦设计中有错误或设计不完善,则全套掩膜便不能再用。采用可编程ASIC为降低投资风险提供了合理的选择途径,它不需掩膜制作费用,比直接设计掩膜ASIC费用小、成功率高。 3.提高了设计灵活性 可编程ASIC是一种由用户编程实现芯片功能的器件,与由工厂编程的掩膜ASIC相比,它具有更好的设计灵活性。; ABEL语言 VHDL语言 Verilog HDL语言;ABEL硬件描述语言;ABEL硬件描述语言;Verilog-HDL硬件描述语言;module AOI(A,B,C,D,E); // 模块名为AOI ? input A,B,C,D; // 定义模块的输入端口A,B,C,D output E; // 定义模块的输出端口E assign E= ~ ((AB) | (CD)); // 模块内的逻辑描述 endmodule;VHDL硬件描述语言;ENTITY A01 IS PORT( A,B,C,D :IN BIT; E :OUT BIT); END A01; ARCHITECTURE a OF A01 IS BEGIN E=NOT((A AND B) OR (C AND D)); END a;;VHDL和Verilog-HDL的比较;学习HDL的几点重要提示 1.了解HDL的可综合性问题: HDL有两种用途:系统仿真和硬件实现。 如果程序只用于仿真,那么几乎所有的语法和编程方法都可以使用。 但如果我们的程序是用于硬件实现(例如:用于FPGA设计),那么我们就必须保证程序“可综合”(程序的功能可以用硬件电路实现)。 不可综合的HDL语句在软件综合时将被忽略或者报错。 我们应当牢记一点:“所有的HDL描述都可以用于仿真,但不是所有的HDL描述都能用硬件实现。” ;2.

文档评论(0)

junjun37473 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档