原创力文档- 1、本文档共27页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
内存的设计的流程简介
内存产品设计流程;必须采用高速数字电路设计原理;影响高速信号的几个原因：;高速电路设计需要解决: ;JEDEC提供的规范;高速电路设计流程;业界较先进的PCB设计软件——Cadence;DRAM芯片:
数据存储单元.是内存条上的最重要的器件，决定DIMM的容量及带宽。主要芯片厂家有 等.
EEPROM芯片:
存储内存的主要性能参数，包括工作频率，内存容量等，开机时，自检程序根据SPD中的参数设置BIOS中内存相关参数.
阻容器件:
电阻及排阻主要用于消除信号反射, 对传输线做源端或终端匹配.电容主要用于旁路,滤波,去藕以及匹配等作用.
对于服务器内存,还会用到控制时钟同步的PLL芯片及数据寄存作用的Register芯片.以及用于Fully Buffered DIMM上的AMB(Advanced Memory Buffer)芯片.;1.原理图设计;2.PCB板图设计;S;Cadence中对叠层阻抗控制的设计工具：;JEDEC提供的几种PCB叠层结构;布线约束：;时钟线的布线;设定线长规则;走内层——降低电磁干扰;电容：;
3.负载电容——用于平衡负载端的结构，优化信号质量
4.滤波电容——滤除ODT,CS等低频信号上的高频噪声
;4.端接电阻的设置;加入仿真流程后的PCB设计;信号完整性（Signal Integrity）仿真：;准备好进行SI仿真的PCB板图;调整叠层以满足60 Ohm阻抗要求;模型加载;提取拓扑结构进行仿真;通过设计后仿真：
可以提前预知信号的质量好坏。
可以仿真不同阻容器件对信号的影响。
及时反馈设计端的错误。
根据结果，调整走线方式，优化设计。
对比实测波形，积累测试经验。
文档评论（0）