第三章Quartus工具.pptVIP

第3章 Quartus II集成开发工具;基于Quartus II进行EDA设计开发的流程 ;3.1 Quartus II原理图设计;3. 将设计项目设置成可调用的元件 ;4. 设计全加器顶层文件 ;5. 将设计项目设置成工程和时序仿真 ;5. 将设计项目设置成工程和时序仿真 ;5. 将设计项目设置成工程和时序仿真 ;3.2 Quartus II的优化设置 ;;2. 分析与综合设置 ;作为Quartus II的编译模块之一，Analysis Synthesis包括Quaruts II Integrated Synthesis集成综合器，完全 支持VHDL和Verilog HDL语言，并提供控制综合过程的选项。支持Verilog-1995标准（IEEE标准1364-1995）和大多数Verilog-2001标准（IEEE1364-2001），还支持VHDL1987标准（IEEE标准1076-1987）和VHDL1993标准（IEEE标准1076-1993）。;3. 优化布局布线 ;more Fitter Settings选项页 ;在Compilation Report中查看适配结果 ;在Timing Closure Floorplan中查看适配结果 ;在Chip Editor中查看适配结果;3.3 Quartus II的时序分析 ;“More Settings…”中的设置 ;时序分析结果 ;3.4 基于宏功能模块的设计;算数运算模块库 ;参数化乘法器lpm_mult宏功能模块的基本参数表;（1）调用lpm_mult;（2）lpm_mult参数设置;（3）编译仿真;3.4.3 计数器模块;计数器模和控制端口设置 ;;; 参数化锁相环宏模块altpll以输入时钟信号作为参考信号实现锁相，从而输出若干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比，片内时钟可以减少时钟延迟，减小片外干扰，还可改善时钟的建立时间和保持时间，是系统稳定工作的保证。不同系列的芯片对锁相环的支持程度不同，但是基本的参数设置大致相同，下面便举例说明altpll的应用。 ;（1）输入altpll宏功能模块;锁相环控制信号设置 ;输入时钟设置 ;（2）编译和仿真; ROM（Read Only Memory，只读存储器）是存储器的一种，利用FPGA可以实现ROM的功能，但其不是真正意义上的ROM，因为FPGA器件在掉电后，其内部的所有信息都会丢失，再次工作时需要重新配置。 Quartus II提供的参数化ROM是lpm_rom，下面用一个乘法器的例子来说明它的使用方法，这个例子使用lpm_rom构成一个4位×4位的无符号数乘法器，利用查表方法完成乘法功能。;数据线、地址线宽度设置 ;控制端口设置 ;添加.mif文件; 如下图所示是基于ROM实现的4位×4位的无符号数乘法器电路图，其参数设置为： LPM_WIDTH=8 LPM_WIDTHAD=8 LPM_FILE=mult_rom.mif;仿真结果;3.4.7 其他模块;计数器74161设计举例 ;仿真结果;3.1 基于Quartus II软件，用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。 。 3.2 基于Quartus II软件，用7490设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。设计过程如下： （1）先用Quartus II的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，如果功能正确，则将其生成一个部件； （2）将7490连接成模12的计数器，进行仿真，如果功能正确，也将其生成一个部件； （3）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满12小时后系统清0重新开始计时。 （4）在实现上述功能的基础上可以进一步增加其它功能，比如校时功能，能随意调整小时、分钟信号，增加整点报时功能等。 ;3.3 基于Quartus II软件，用74161设计一个模99的计数器，个位和十位都采用8421BCD码的编码方式设计，分别用置0和置1两种方法实现，完成原理图设计输入、编译、仿真和下载整个过程。 3.4 基于Quartus II软件，用7490设计一个模71计数器，个位和十位都采用8421BCD码的编码方式设计，完成原理图设计输入、编译、仿真和下载整个过程。 3.5 基于Quartus II，用74283（4位二进制全加器）设计实现一个8位全加器，并进行综合和仿真，查看综合结果和仿真结果。 ;3.6 基于Quartus II，用74194（4位双向移位寄存器）设计一个序列产生器电路，进行编译和仿真，查看