第十一讲VHDL的运算符2.pptVIP

第11讲 VHDL的运算符2;3、关系运算符： 操作符 功能 操作数类型 ＝ 等于 任何数据类型 /= 不等于 任何数据类型 小于 integer、real、 bit、 std_logic等及其一维向量 ＝ 小于等于 integer、real、 bit、 std_logic等及其一维向量 大于 integer、real、 bit、 std_logic等及其一维向量 = 大于等于 integer、real、 bit、 std_logic等及其一维向量 ;注意： （1）关系运算符运算的最后结果总是布尔类型 （2）关系运算符两边的数据类型必须相同，但是位的长度不一定相同。 （3）对位矢量数据进行比较时，比较从最左边的位开始，自左至右进行比较的。在位长不同的情况下，只能按自左至右的比较结果作为关系运算的结果。 ;　　上例a的值位10，而b的值位7，a应该比b大。但是，由于位矢量是从左至右按位比较的，当比较到次高位时，a的次高位为“0”而b的次高位为“1”，故比较结果b比a大。这样的比较结果显然时不符合实际情况的。 ; 为了能使位矢量进行关系运算，在包集合“STD_LOGIC_UNSIGNED”中对“STD_LOGIC_VECTOR”关系运算重新作了定义，使其可以正确的进行关系运算。注意在使用时必须首先说明调用该包集合。当然，此时位矢量还可以和整数进行关系运算。 在关系运算符中小于等于符“=”和代入符“=”时相同的，在读VHDL语言的语句时，应按照上下文关系来判断此符号到底时关系符还是代入符。;例2：比较下面3组二进制数的大小： “1011” 和 “101011”； “1” 和 “011”； “101” 和 “110” 下面是VHDL关系运算的结果： “1011” ＞ “101011” “1” ＞ “011” “101” ＜ “110” 为了能使其正确地进行关系运算，在包集合“std_logic_unsigned”和“std_logic_signed”中对关系运算符重新做了定义，使用时必须要调用这些程序包。 ;【例3】位矢量比较 ENTITY rel_1 IS PORT ( a : IN BIT_VECTOR (0 TO 2); b: IN bit_vector(0 to 1); m : OUT BOOLEAN); END rel_1; ARCHITECTURE example OF rel_1 IS BEGIN m = (a = b); END example; ;【例4】无符号数比较 library ieee; use ieee.std_logic_arith.all; entity ue is port(a,b:in unsigned(1 downto 0); m:out boolean); end ue; architecture ex of ue is begin m=(a=b); end ex;;【例4】有符号数比较 library ieee; use ieee.std_logic_arith.all; entity re is port(a,b:in signed(1 downto 0); m:out boolean); end re; architecture ex of re is begin m=(a=b); end ex;;综合实例： library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_signed.all; entity cnt10 is port(a,b:in unsigned(3 downto 0); c,d:in signed(3 downto 0); rab:out unsigned(3 downto 0); rcd:out signed(3 downto 0); ru,rs:out boolean); end; architecture rtl of cnt10 is begin rab=a+b;rcd=c+d;ru=(ab);rs=(cd); end; ;并置运算符 并置运算符“”用于位的连接。例如，将4个位用并置运算符“”连接起来就可以构成一个具有