第十三章门电路和组合逻辑电路xue.pptVIP

;基本数字：逻辑0 逻辑1;（3）分析方法不同。 模拟电路：微变等效电路、图解法 数字电路：逻辑分析与设计，逻辑代数;13.1 基本门电路及其组合;13.1.1逻辑代数的基本概念;注意：1.逻辑变量的取值只有两种，即逻辑0和逻辑1。 2.变量取值须经定义才有意义。;13.1.1 、三种基本逻辑运算;与逻辑（与运算）;2、或逻辑（或运算）;或逻辑（或运算）;3、非逻辑（非运算）;（1）与非运算：逻辑表达式为：;（4）同或运算：逻辑表达式为：;（5） 与或非运算：逻辑表达式为：; 正逻辑:;1、二极管与门;2、二极管或门;3、三极管非门;+5V;+5V;+5V;+5V;功能表;公用总线;13. 2. 3 TTL与非门组件;（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。;（2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。;作业： A选择题：13.1.1~13.4.9（不用交） B基本题：13.1.4、13.1.5、;13.3.1 逻辑代数的基本定律;二、基本代数规律;吸收律：;1. 逻辑代数式;;一、逻辑函数化简的意义：逻辑表达式越简单，实现它的 电路越简单，电路工作越稳定可靠。 ;1、并项法;例 ：证明AB+AC+BC=AB+AC;例：证明：若 Y=AB+AB;(1)最小项: 在n个变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。 ;(3)最小项表达式;卡诺图;（2）三变量卡诺图：;（3）四变量卡诺图：;用卡诺图表示逻辑函数;A;A;如果是四个几何相邻单元取值同为1， 则可以合并，并消去两个变量。;如果是八个相邻单元取值同为1， 则可以合并，并消去三个变量。;;;用卡诺图化简遵循的原则： （1）相临最小项的个数是2N个，并组成矩形,可以合并。 （ 2）每个矩形组应包含尽可能多的最小项； （3）矩形组的数目应尽可能少； （4）各最小项可以重复使用，即同一个单元可以被圈在不同的矩形组内； （5）所有等于1的单元都必须被圈过； （6）每一矩形组至少有一个未被圈过的最小项;小结：用卡诺图化???逻辑函数的步骤：;;例;例;　　 在有些情况下，不同圈法得到的与或表达式都是最简形式。即一个函数的最简与或表达式不是唯一的。;作业： 13.4.12、13.4.13（3）（4）（5）、;已知组合逻辑电路图，确定它们的逻辑功能。;;例:分析下图逻辑电路的功能。;根据给定的逻辑要求，设计出逻辑电路图。;三 人 表 决 电 路;;三人表决电路;例：设计一个可控制的门电路，要求：当控制端 E=0时，输出端 Y=AB；当E=1时，输出端 Y=A+B;作 业 13.4.16、13.4.20、13.4.23、13.4.25 ;（1）半加器：;真值表;（2）全加器：;半加和：; 试用74LS183构成一个三位二进制数相加 的电路;13.6 编 码 器;0000;用与非门设计二－十进制编码器;编码器;13.7 译码器;A2 A1 A0 ;1 2 3 4 5 6 7 8;例：用74LS138和与非门实现Y=AB+BC ;00;将二进制代码翻译成十进制数显示出来的电路。用来驱动各种显示器件;a;显示译码器的真值表;VCC f g a b c d e;;作业：C拓宽题：13.7.1