2-MCS51单片机硬件结构.pptVIP

2、MCS51单片机硬件结构;面向控制的8位CPU 128B的片内数据存储器 可以寻址64KB的片外程序存储器 可以寻址64KB的片外数据存储器 32根双向和可单独寻址的I/O线 一个全双工的异步串行口 两个16位定时/计数器 5个中断源，两个中断优先级 有片内时钟振荡器 采用高性能HMOS生产工艺生产 有布尔处理（位操作）能力 含基本指令111条，其中单机器周期指令64种;2.2 内部总体结构;;2.3 引脚功能——封装与引脚定义;44A-TQFP;42PS6-PDIP;40P6-PDIP; 2.3 引脚功能——引脚定义;Vcc, GND: 正电源端与接地端 不同的单片机可以允许不同的工作电压（+5V/3.3V/2.7V) 不同的单片机表现出的功耗也不同 电源端外接去耦电容（0.1μF） ;XTAL1, XTAL2: 片内振荡电路输入/输出端;CPU的时序及有关概念;MCS-51单片机各种周期的相互关系;CPU总是按照一定的时钟节拍与时序工作：;举例;RESET:复位端（正脉冲有效，宽度?24Tc） VPD： 向内部RAM提供备用电源，掉电保护;复位使单片机进入某种确定的初始状态： PC值归零（0000H）； 各个SFR被赋予初始值： P0～P3 = 0FFH，Acc = 0，B = 0， TH0=0，TL0=0，TH1=0，TL0=0，SP=7，PSW=0 …… 退出处于节电工作方式的停顿状态、退出一切程序进程、退出程序的死循环，从头开始。;;ALE/PROG: 地址锁存允许/编程脉冲输入端。 P0口寻址外部低8位地址时接外部锁存器 G端； ALE端平时会输出周期正脉冲： f ? fosc/6 ； 对片内ROM编程时编程脉冲由此端加入。;PSEN：寻址外部程序存储器时选通外部EPROM 的读控制端（OE）低有效。 ; EA/Vpp: 寻址外部ROM控制端/编程电源输入端。 低有效 片内无ROM时必须接地； 片内有ROM时应当接高电平； 对片内ROM编程时编程正电源加到此端。 ;P0口（P0.0～P0.7共8条引脚，即39～32脚）：是双向8位三态I/O口。在访问外部存储器时，可分时用作低8位地址线和8位数据线；在EPROM编程时，它输入指令字节，而在验证程序时，则输出指令字节。P0口能驱动8个LSTTL输入。;P1口（P1.0～P1.7共8条引脚，即1～8脚）：P1口是一个带有内部上拉电阻的8位双向I/O口。在EPROM编程和程序验证时，它接收低8位地址。它能驱动4个LSTTL输入。;P2口（P2.0～P2.7共8条引脚，即21～28脚）：P2口是一个带有内部上拉电阻的8位双向I/O口。在访问外部存储器时，它送出高8位地址。在对EPROM编程和程序验证时，它接收高8位地址。它能驱动4个LSTTL输入。;P3口（P3.0～P3.7共8条引脚，即10～17脚）：P3口是一个带有内部上拉电阻的8位双向I/O口。在MCS-51单片机中，这8个引脚都有各自的第二功能，在实际工作中，大多数情况下都使用P3口的第二功能。;P3口第二功能;地址总线（AB）：地址总线宽度为16位，由P0口经地址锁存器提供低8位地址（A0-A7）；P2口直接提供高8位地（A8～A15）。地址信号是由CPU发出的，故地址总线是单方向的。 数据总线（DB）：数据总线宽度为8位，用于传送数据和指令，由P0口提供。 控制总线（CB）：控制总线随时掌握各种部件的状态，并根据需要向有关部件发出命令。 ;地址锁存器;2.4 主要组成;作用：读入和分析每条指令，根据每条指令的功 能要求，控制各个部件执行相应的操作。; 由加法器和其他逻辑电路等组成，用于对数据进行算术运算和逻辑操作的执行部件，能完成算术加、减、乘、除、逻辑“与”、“或”、“异或”等运算，循环移位操作，位操作等功能。 指令寄存器：8位寄存器，用于暂时存放指令，等待译码。 指令译码器：当指令送入译码器后，进行译码，就是把指令转变成执行此指令所需要的电信号。根据译码器输出的信号，CPU的定时控制电路定时地产生执行该指令所需的各种控制信号，使计算机正确执行程序所需要的各种操作。;1．算术逻辑运算单元ALU 2．累加器A 使用最频繁的寄存器，可写为Acc。 A的作用： （1）是ALU的输入之一，又是运算结果的存放单元。 （2）数据传送大多都通过累加器A。MCS-51增加了一部分可以不经过累加器的传送指令，即可加快数据的传送速