数字钟(课程设计).docxVIP

电 子 课 程 设 计 题 目： 数字钟 专 业： 电气工程及其自动化 姓 名： 苏志威 学 号： 091212136 指导教师： 杨帆 电气与信息工程学院 2013年6月28日 成绩评定· 指导教师评语： 成绩等级： 指导教师签字： 年 月 日 一、设计的任务和要求 1、题目：数字钟 2、技术指标与要求： 1) 能显示23h59m59s，归0后重新开始； 2) 具有校时、校分、校秒功能； 3) 具有整点报时功能。 二、设计的结构图及其工作原理 1、数字钟的总体设计框图 振荡器 分频器 时计数器 时译码器 时显示器 分计数器 分译码器 分显示器 校时电路 秒计数器 秒译码器 秒显示器 整点报时 电子钟的总体设计框图 2、系统工作原理分析： 由振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出不准脉冲。秒计数器计数60秒后向分计数器进位，分计数器计满60后向小时计数器进位。计数器的输出经译码器送显示器。计时出现误差是可以用校时电路进行校时、校分、校秒。 三、各单元电路的设计方案及原理说明 1、振荡器的设计 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。 一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图1所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。 图1 555引脚图及振荡电路 2、分频器电路 由于振荡器产生的频率很高，要得到秒脉冲，需要分频电路。本设计由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。 图2 74LS90引脚图及组成的分频器 3、六十进制计数器 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74160组成六十进制计数器，来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如下图所示。 由74160组成的六十进制计数器 2、二十四进制计数 “12翻1”小时计数器是按照“01——02——03——……——22——23——00——01——02——……”规律计数的，这与日常生活中的计时规律相同。在此实验中，它是由两片 74160构造成的二十四计数器，利用异步清零端实现起从23——00的翻转，其中“24”为过渡状态不显示。其中，“时”十位是3进制，“时”个位是十进制。如下图所示. 3、显示器 本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74160译码器对应的显示器是共阴极显示器。 4、校正电路设计 使用实验箱上的消除抖动的按键开关，每按一次就输出一个信号，调节分个位和时个位，考虑到实际接线时可能会出现干扰现象，即校时模块中的校时信号会影响到原来的秒十位进位信号和分十位进位信号，所以进位信号输入和校时信号输入接在不同的时钟端，这刚好利用了74160有两个时钟输入端的优点。 校正电路图 5、整点报时电路 整点报时电路的功能要求是，每当数字钟计时快要到整点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1KHz）发生在59分59秒，它们的持续时间均为1秒。 根据以上设定可得到电台正点报时时的分十位状态Q2M2Q0M2=11（0101），分个位的状态为Q3M1Q0M1=11（1001），秒十位状态为Q2S2Q0S2=11（0101），秒个位的状态为Q0S1=1（1、3、5、7、9）。而发低音还是高音只与秒个位有关，根据设定可列表如表1所示： 由表中的状态可总结出如下结论：秒个位的第三位Q3S1可用来作为鸣低音或高音的控制信号，即 Q3s1=0时，输入500Hz的低频信号至音响电路 Q3S1=1时，输入1kHz的高频信号至音响电路。 CP（秒）Q3S1