MMIC特殊工艺_肖特基接触(二).pptVIP

MMIC特殊工艺(二);主 要 内 容;金属体系是所有半导体器件和集体电路的基本部分. 它提供半导体有源区(Active Area)或其他器件和外面电路的精确电接触. 主要采用材料和工艺的考量是确保所选择的金属能达到所需电特性和可靠性; 关于金属和半导体的接触有欧姆(Ohmic)和肖特基(Schottky) 两种,各具半导体器件设计上明显不同需求的特性. 欧姆接触在金属/半导体界面形成很低的电流势垒(Barrier)而达到很小的电阻; 而肖特基接触则是完全相反而需要在此界面形成很高的电流传导势垒以达整流(Rectify)的特性, 同时所形成的界面态(Interface States)对其电性和可靠性扮演极重要的角色; 肖特基栅极是许多GaAs器件里两个最重要部分之一 (另外一个为源或漏极的欧姆接触); 其整流特性, 尺寸, 所放置的位子和可靠性对场效应晶体管(FET)的性能是极端重要的. GaAs器件通常使用Ti/Pt/Au, Al, WSi, WSiN, TiW, TiWN等肖特基栅极. ;2.肖特基接触特性 (Characteristics) ;肖特基接触形成物理: 肖特基接触中金属和半导体界面的性质和半导体和真空或空气接触界面的特性是相似的; 在没有电场下, 半导体的导带和价带在其内部是平的, 但在金属和III-V半导体接触的界面,由于形成大量界面态(Interface States)而造成导带和价带的带弯曲. 此带弯曲的来源是由于: 在III-V宽禁带化合物半导体表面上, 原子失去了和其他原子的四重键合而产生不对配的电子,其能阶高于完美键合的电子; 虽经与表面其他原子或金属接触重新键合加上一些缺陷会在界面上形成大部分位于禁带内的的高密度界面态新能阶(1013cm-2); 这些高密度能阶把金属弗米线钉住(Pinning)于禁带中间；如n类掺杂决定了半导体内部弗米线接近于导带; 所以当金属和半导体接触时, 两条弗米线对接进就会造成带弯曲而形成传导势垒. 金属和半导体接触后形成的传导阻碍本应是金属电子工作参数(Work Function)和半导体电子吸附力(Electron Affinity)的差, 但由于III-V半导体表面形成的高密度位于禁带中的界面态造成所接触金属的弗米线被钉住于禁带中间，使其传导势垒高度基本与使用的金属种类无关而只与半导体有关系. ;载流子(如电子和空穴) 通过这位能(或传导势垒, Vb)的机制为热离子发射作用 (Thermionic Emission), 其正向电流为: J = A**T2exp(-qVb/kT)[exp(qVa/nkT)-1] J = Jsexp(qVa/nkT) for Va kT/q (26 mV @300oK) Js= A**T2exp(-qVb/kT) where A**: Effect Richardson Constant; Vb: Barrier height; q: Electron charge; k: Boltzmann’s constant; Va: Applied voltage; n: Ideality Factor - 经由不同正偏压下正向电流测试可获得代表肖特基接触质量的Vb和n值； - 对GaAs，一般接受的A**值为8.6（对自由电子，其值为120); 由于Vb的 指数关系，较大A**不准度对Vb只造成很小的不准度； ; - 传导势垒高度和理想因子决定肖特基接触的质量; 对中度参杂以下的GaAs, 由于金属的弗米线被钉住于禁带中间使其传导势垒通常高度为0.77-0.99eV (只约0.2eV的变化), 基本与金属种类无关(由于比GaAs千倍低的界面态 密度, Si的Vb则随金属不同而改变); 理想因子通常为1.0 –1.25(n=1代表 纯热离子发射传导); 通常势垒高度和理想因子值随活性层掺杂浓度以及工艺 条件所产生界面杂质, 缺陷和界面态的增加而分别减小和增加. - 栅极具越高传导势垒高度和接近1理想因子通常可使FET产生越低漏电流和 越高反向击穿电压, 同时越高的势垒高度可允许越大正向偏压而在耗尽型 (Depletion Mode)和加强型(Enhance Mode) FET产生更大电流, 这些都可 增加FET的输出功率; HEMTs和HFETs使用比GaAs更寛禁带的材料(如 AlGaAs, AlAs, InGaP和GaN)加