第5章VHDL状体机.pptVIP

;有限状态机及其设计技术是实用数字系统设计中的重要组成部分，它对应于数字电路基础学习里面的电路状态转换图分析。 有限状态机在EDA和VHDL语言工具下，它的具体的设计技术和实现方法有许多新的内容 本章介绍用VHDL设计不同类型有限状态机的方法。;用VHDL可以设计不同表达方式和不同实现功能的状态机，多数状态机都有相对固定的语句和程序表达方式。 5.1.1 类型定义语句 自定义数据类型语句及相关的语法是与状态机设计有联系的语句现象。 VHDL中有标准的数据类型： 整数类型，BOOLEAN类型，标准逻辑位STD_LOGIC等。VHDL还允许用户自定义新的数据类型，如枚举类型，整数类型，数组类型，记录类型，时间类型，实数类型等。 用户自定义类型是用类型定义语句TYPE和子类型定于语句subtype实现的。Type语句的用法：;其中的数据类型名是设计者自定，它将做新的数据类型名来用，数据类型定义部分用类描述所定义的数据类型的表达方式和表达内容；关键字OF后面是基本数据类型，即已有的数据类型：BIT,STD_logic,Integer。;信号present_state,next_state的数据类型被定义为m_state。m_state是自定义的数据类型是枚举类型。 事实上VHDL很多常用的数据类型，如bit,boolean,charcater,std_logic都是在程序包中已定义的枚举数据类型。例如布尔数据类型的定义语句： Type BOOLEAN IS (FALSE,TRUE).FALSE,TRUE都是可枚举的符号，枚举类型也可以直接用数值来定义。 Type my_logic is (‘1’,’z’,’u’,’0’); Siganl s1 : my_logic ; 综合过程中，枚举类型文字元素的编码通常是自动设置的，根据优化情况，设计者设定等来确定具体编码的二进制数组及编码顺序，也可以人为设定。;用Type语句来定义符号化的枚举类型，并将状态机中的现态和次态的类型定义为相应的数据类型，将有助于综合器对状态机设计程序的优化程序。 子类型Subtype 只是由Type所定义的原数据类型的一个子集，它满足原数据的所有约束条件，原数据是基本数据类型。它的格式： Subtype 子类型名 IS 基本数据类型 RANGE 约束范围； 子类型的定义只是在基本数据类型的基础作了一些约束，并没有定义新的数据类型。Subtype digits IS Integer Range 0 to 9； Integer是标准程序包中已定义过的数据类型，digits只不过是把数据约束在0到9以内。事实上标准程序包中已定义好两个预定义的子类型Natural Type 和Positive Type它们的基本数据类型都是INTEGER。定义子类型有利于提高综合的优化效率。;;用VHDL设计的状态机中有多种形式，从状态机的信号输出方式上分，有Mealy型和Moore型两种状态机；从结构上分，有单进程状态机和多进程状态机；从状态表达式方式上分，有符号化状态机和确定状态编码的状态机；从编码方式上分有顺序编码状态机、一位热码编码状态机或其他编码方式状态机。最一般和最常用的状态机通常都包含说明部分、主控时序进程、主控组合进程、辅助进程等几个部分。 1、说明部分 说明部分就是用TYPE语句定义新的数据类型，此数据类型为枚举型，其元素都用状态机的状态名来定义。状态变量(比如现态和次态)应该定义为信号，便于传递信息，并将状态变量的数据类型定义为含有既定状态元素的新定义的数据类型。说明部分放在结构体的Architecture和Begin之间。例如：;Architecture…………Is type FSM_ST IS (S0,S1,S2,S3); Signal current_state, next_state:FSM_ST; 其中新定义的数据类型名为FSM_ST，其类型元素分别为S0,S1,S2,S3使其恰好表达状态机的4个状态。定义信号状态变量current_state和next_state它们的数据类型被定义为FSM_ST，它们的取值范围在数据类型FSM_ST所限定的4个元素中，也可以将状态变量current_state和next_state看做容器，在任一时刻，它们只能分别装有S0,S1,S2,S3中的任何一个状态，这里状态变量的取值是文字符号，因此以上语句定义的状态机属于符号化状态机。;主控时序进程是指负责状态机运转和在时钟驱动下负责状态转换的进程。状态机是随外部时钟信号以同步时序方式工作的。状态机中必须包含一个对工作时钟信号敏感的进程，作为状态机的“驱动泵”。当时钟发生跳变时，状态机的状态才发生改变，状态机的状态向下一状态转换的实现仅取决于