实验12-5.采用高速AD的存储示波器设计.PDF

实验 12-5. 采用高速A/D的存储示波器设计 程序设计与硬件实验 LIBRARY IEEE; 康芯科技 USE IEEE.STD_LOGIC_1164.ALL; KKX USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY RESERV IS PORT(CLK, KEY1 : IN STD_LOGIC; TRAG, DOUT : OUT STD_LOGIC_VECTOR (9 DOWNTO 0); ADIN : IN STD_LOGIC_VECTOR (7 DOWNTO 0) ); END; ARCHITECTURE DACC OF RESERV IS COMPONENT DPRAM PORT ( address : IN STD_LOGIC_VECTOR (9 DOWNTO 0); inclock, wren : IN STD_LOGIC ; data : IN STD_LOGIC_VECTOR (7 DOWNTO 0); q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)); END COMPONENT; SIGNAL Q1 : STD_LOGIC_VECTOR (9 DOWNTO 0); SIGNAL MD0,DIN : STD_LOGIC_VECTOR (7 DOWNTO 0); BEGIN PROCESS(CLK) BEGIN IF rising_edge(CLK) THEN Q1 = Q1 + 1; END IF; END PROCESS; process(CLK, ADIN) begin if rising_edge(CLK) then DIN = ADIN ; end if; end process; DOUT(9 DOWNTO 2)=MD0; TRAG=Q1; DOUT(1 DOWNTO 0) = 00; u1 : DPRAM PORT MAP(data=DIN, wren=KEY1, address=Q1, q=MD0, inclock=CLK); END; 康芯科技 KKX RTL电路图 AD_DA板与FPGA EP1C6/12接口原理图 详细说明可参考《SOPC_EDA实验讲义》 AD_DA板与FPGA EP1C3接口原理图 详细说明可参考《SOPC_EDA实验讲义》 康芯科技 KKX 选择模式5 模式5的键1控制采样/扫描输出，高电平由 ADC5510采样进入RAM，低电平禁止写入， 允许扫描输出给5651（A），在示波器上 显示出来。 工作时钟 DAC ADC工作时钟 工作时钟CLK选择20MHz时钟源，对应?pin16 康芯科技 KKX 波形数据由DAC5651（A口）的数据口进入，引脚锁定参考表7-1 引脚锁定 用于示波器锯齿波输出的数据由DAC5651（B口）进入，引脚锁定参考表7-2 模式5的键1控制采样/扫描输出，高电平由ADC5510 模式5的电路结构