基于8086微处理器的数字抢答器.doc

徐州工程学院课程设计——基于8086微处理器的数字抢答器 PAGE 13 PAGE 17 第1章 引 言 1.1 基于8086微处理器的数字抢答器系统概述 1.硬件原理框图及原理 LED数码显示模块 键盘输入模块 8086CPU 声光报警模块 30S倒计时模块 图1-1 硬件原理框图 利用8255A芯片、8253、键盘显示区共同实现。其中8255A作为并行输出输入，8253作为定时。 1.2 设计要求 （1）抢答器同时供6名选手或6个代表队比赛，分别用6个按钮S0 ~ S5表示。 （2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。 （3） 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED 数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 （4）抢答器具有定时抢答功能，且??次抢答的时间由主持人设定（如30秒）。当主持人启动开始键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。 （5）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 （6）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00 1.3 系统主要功能 输入（抢答）功能 显示功能 声光报警功能 定时功能 第2章 基于8086微处理器的数字抢答器控制系统硬件设计 2.1 总体方案示意图 按键设置 8 2 5 5 CPU 8 2 5 3 LED显 示 模 块 声光报警 8259 图2-1 总体方案示意图 2.2 硬件总体设计方案 1.系统主要模块 LED数码显示模块 键盘输入模块 声光报警模块 30S倒计时模块 2.系统芯片和器件的选择 可编程并行输入/输出接口芯片8255A 可编程定时器/计数器8253/8254 中断优先级管理器8259A 扬声器 LED显示器 8个按键 3.系统所选用芯片概述 （1）中断优先级管理器8259A ①8259A 内部结构 8259A 采用NMOS 工艺制成，有28 根引脚，所有输入、输出端与TTL 电 平兼容，单一电源（Vcc=+5V）供电。8259 的内部主要组成部分，包括处理部 件（中断请求寄存器IRR、优先级鉴别器PR 及现行服务寄存器ISR）、控制 部件（控制逻辑及中断屏蔽寄存器IMR）、数据总路线缓冲器、读／写逻辑以 及级联缓冲器／比较器等5 个部分。 ②8259A 主要的外部引脚 图2-2 8259A引脚图 ·D0-D7：双向数据线，CPU 与8259 间利用这个数据总路线传送数据及命令。 ·WR ：写控制输入信号，同控制总路线上的IOW 信号相连。 ?·RD ：读控制输入信号，同控制总路线上的IOR 信号相连。 ?·A0 ：地址选择信号，用来对8259A 内部的两个可编程寄存器进行选择。 ?·CS ：片选输入信号，低电平有效。有效时可通过数据总路线设置命令并对 内部寄存器进行读出。当进入中断响应时序时，该引脚状态与进行的处理 无关。 ?·INT：由8259A 向CPU 发出的中断请求信号。 ?·INTA ：输入信号，接收CPU 送来的中断响应信号INTA。 ?·IR0-IR7：8 个中断请求输入信号，高电平或上升沿有效。用于接收外设 接口来的中断请求。 ③8259A 工作方式 a. 优先级设置方式：全嵌套方式（固定优先级方式）、特殊全嵌套方 式（可响应同级中断方式）、轮转优先级方式、特殊轮转优先级方式。 b. 中断源屏蔽方式：普通屏蔽方式、特殊屏蔽方式。 c. 中断结束方式：中断自动结束方式、中断非自动结束方式（包括一