- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
3套练习题答案版lst
练习题;1、VHDL的设计文体可以被高层次的系统( ),成为系统的一部分。
A. 输入 B. 输出 C. 仿真 D. 调用
2、 一个能为VHDL综合器接受,并能作为一个独立的设计单元的完整的VHDL程序成为( )
A. 设计输入 B. 设计输出 C. 设计实体 D. 设计结构
3、在VHDL中用( )来把特定的结构体关联到一个确定的实体,为一个大型系统的设计提供管理和进行工程组织。
A. 输入 B. 输出 C. 综合 D. 配置
4、在VHDL标识符命名规则中,以( )开头的标识符是正确的。
A. 字母 B. 数字 C. 字母或数字 D. 下划线
5、在下列标识符中,( )是VHDL合法的标识符。
A.4h_add B. h-adde C. h_adder D. _h_adde;6、在VHDL中,( )不能将信息带出对它定义的当前设计单元。
A. 信号 B. 常量 C. 数据 D. 变量
7、在VHDL中,乘“*”和除“/”算术运算的操作数据是( )数据类型
A. 整型 B. 实型 C. 整型和实型 D. 任意类型
8、VHDL中条件信号赋值语句WHEN_ELSE属于( )语句。
A. 并行兼顺序 B. 顺序 C. 并行 D. 不存在的
9、在VHDL中,为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享,可以把他们汇集在( )中。
A. 设计实体 B. 程序包 C. 结构体 D. 程序库
10、嵌套的IF语句,其综合结果可实现( )。
A. 条件相与的逻辑 B. 条件相或的逻辑 C. 条件相异或的逻辑
D. 三态控制电路;11、大规模可编程器件主要有FPGA、CPLD两类,下列对CPLD结构与工作原理的描述中,正确的是( )
A. CPLD是基于查找表结构的可编程逻辑器件;
B. CPLD即是现场可编程逻辑器件的英文简称;
C. 早期的CPLD是从GAL的结构扩展而来;
D. 在Xilinx公司生产的器件中,XC9500系列属CPLD结构。
12、在一个VHDL设计中idata是一个信号,数据类型为integer,数据范围0 to 127,下面哪个赋值语句是正确的( )
A. idata := 32; B. idata = 16#A0#;
C. idata = 16#7#E1; D. idata := B#1010#
13、FPGA的可编程是主要基于什么结构( )。
A. 查找表(LUT); B. 与阵列可编程;
C. 或阵列可编程; D. 与或阵列可编程。;14、在VHDL语言中,下列对时钟边沿检测描述中,错误的是( )
A. if clk’event and clk = ‘1’ then
B. if rising_edge(clk) then
C. if not clk’event and clk =‘0’ then
D. if not clk’stable and clk = ‘1’ then
15、嵌套使用IF语句,其综合结果可实现( )
A. 带优先级且条件相与的逻辑电路
B. 双向控制电路
C. 条件相或的逻辑电路 D. 三态控制电路
16、不完整的IF语句,其综合结果可实现( )
A. 时序电路 B. 双向控制电路
C. 条件相或的逻辑电路 D. 三态控制电路 ;17、可以进行在系统编程的器件是( )
A.EPROM B. PAL C. GAL D. CPLD
18、VHDL语言程序结构中必不可少的部分是( )
A.库 B. 程序包 C. 配置 D. 实体和结构体
19、能反馈输出信号至内部的端口模式是( )
A.IN B. OUT C. BUFFER D. INOUT
20、VHDL语言优先级最高的运算符是( )
A.AND B. OR C. NOT D. XOR
21、a已定义为信号,b已定义为变量,下面正确的表达是( )
A.a:=b B. a=b C. b:=a D. b=a;22、signal a, b:bit; signal y: bit_vector (1 downto 0);下面正确的表达式是( )
A.y=a B. y=b C. y=b and a D. y=ba
23、进程内不能定义( )
A
您可能关注的文档
最近下载
- 2024-2025学年高中信息技术华东师大版(2020)选修2教学设计合集.docx
- 木里县白碉至鸭嘴一带存在大型.PDF VIP
- YD-5079-2005 通信电源设备安装工程验收规范.pdf VIP
- 2024年甘肃甘南州专业化管理的村党组织书记招聘笔试参考题库附带答案详解.pdf VIP
- 餐饮服务食品安全操作规范.doc VIP
- JJG 610-2013A型巴氏硬度计.docx VIP
- 职业技能大赛的作品汇报PPT获奖模板.pptx VIP
- 2024年甘肃张掖市专业化管理的村党组织书记招聘笔试参考题库附带答案详解.pdf VIP
- 黑布林阅读初三17《足球先生》中文版.pptx VIP
- 人工气道湿化的护理进展1).pdf VIP
文档评论(0)