第4章集成电路版图设计与工具学案.ppt

集成电路设计技术与工具 ;基本要求;内容提要;4.1 引 言;4.1 引 言;4.2 版图几何设计规则 ;一、工艺层（Layer）;某N阱硅栅工艺的部分工艺层;二、几何设计规则 －规则介绍 ;P+、N+有源区层相关的设计规则及其示意图 ;Poly层相关的设计规则及其示意图 ;Contact层相关的设计规则及其示意图 ;Metal层相关的设计规则及其示意图 ;Pad层相关的设计规则及其示意图 ;二、几何设计规则 －举例及问题讨论;;问题讨论： （1）阱的间距和间隔的规则 N阱通常是深扩散，必须使N阱边缘与邻近的N＋扩散区之间留有足够的间隙，从而保证N阱边缘不与P型衬底中的N＋扩散区短接。内部间隙由沿阱周围的场区氧化层的渐变区所决定。虽然有些工艺允许内部的间隙为零，但“鸟嘴”效应等问题导致了规则1.4（N阱外N阱到N+距离）的设计要求，这是一种保守的估算。;;问题讨论： （2）MOS管的规则 在多晶硅穿过有源区的地方，源和漏扩散区被多晶硅 区所掩蔽。因而，源、漏和沟道是自对准于栅极的。 重要的是，多晶硅必须完全穿过有源区，否则制成的 MOS管就会被源、漏之间的扩散通路所短路。为确保 这一条件得到满足，多晶硅必须超出扩散区边界，例 如该硅栅工艺中规则3.4中规定的1.5μm，这常常称 为“栅伸展”。同时，有源区也必须在多晶硅栅两边扩 展，这样才能有扩散区存在，使载流子进入和流出沟 道，例如规则3.5规定的3.0μm就是保持源区和漏区 所必需的。;问题讨论： （3）接触 版图设计中通常需要有多种接触，例如，金属和P型扩散区接触、金属和N型扩散区接触、金属和多晶硅的接触以及衬底接触等。根据工艺不同，还有“隐埋”型多晶硅-扩散区接触和拼合接触。 通常，制作芯片的衬底被划分成多个“阱”区，每个孤立的阱必须利用衬底接触来接合适的电源电压。将两个或多个金属和扩散区接触用金属连通起来，称为合并接触。 ; 为了工艺上按比例缩小或版图编辑的需要，合并接触采用图4.9（a）所示的分离式接触结构，而不采用图4.9（b）的合并长孔结构。;4.3 电学设计规则与布线;;电学设计规则还为合理选择版图布线层提供了依据。集成电路工艺为设计者提供了多层布线的手段，???常用的布线有金属、多晶硅、硅化物以及扩散区。但这些布线层的电学性能大不相同。;随着器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加走线电阻和耦合电容，特别是发展到深亚微米级和纳米之后，与门延迟相比，布线延迟变得越来越不可忽略。因此，版图布线必须合理选择布线层，尽可能地避免布线层电学参数的影响。 ; 除了选择合理的布线层外，版图布线还应该注意以下几点： 1）电源线和地线应尽可能地避免用扩散区和多晶硅走线，特别是通过较大电流的那部分电源线和地线。集成电路的版图设计中电源线和地线多采用梳状走线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。 2）禁止在一条金属走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。 3）压焊点离芯片内部图形的距离应不少于20 ? m，以避免芯片键合时，因应力而造成电路损坏。 ;反相器版图与电路原理图;反相器版图及工艺层表示;反相器版图及剖面图;4.4 晶体管的版图设计; 根据双极型晶体管的版图特点，其版图设计的一般原则包括以下几个方面的内容： 1）划分隔离区（岛） 2）几何对称设计 3）热对称设计 4）图形尺寸选择;1）划分隔离区（岛）;原则上所有电阻都可以放在同一隔离区。如果NPN晶体管的基区扩散电阻两端中的高电位一端比NPN管集电极电位低，则可放在同一隔离区内；对于完全纵向的PNP管来说，基区扩散电阻两端中的低电位一端若比集电极电位高，则该电阻可与该晶体管放在同一隔离区。 PN结隔离沟必须接到整个电路的最低电位上，以保证集电区-衬底处的PN结为反偏状态。 要求电性能绝缘的元器件，必须放在不同的隔离区中；而为了提高集成度，电性能要求相同的元器件可以放在同一个隔离区中。;2）几何对称设计;3）热对称设计;4）图形尺寸选择;2、 双极型晶体管的图形设计 版图设计工作决不能脱离工艺实际，离开工 艺来谈设计是没有意义的。版图设计者的任务 是在目前工艺许可的条件下，尽可能设计出各 种符合要求的晶体管。集成电路中对双极型晶 体管的要求主要是： （1）有一定的特征频率fT； （2）满足要求的开关时间； （3）能承受一定的电流； （4）具有较低的噪声系数； （5）具有一定的耐压。;在设计电路中的某一管子时，应首先弄清该管在电路中的作用，抓住主要矛盾，设计出符合要求的管子。例如，对于逻辑电路设计，电路的输出管就应该着重考虑能承受电流，并具有较快的开关速度和较低的饱和压降；而对反相管则应着重考虑