FM1808设计应用参考.pdf

铁电存储器FM1808 设计应用参考 第一次使用铁电存储器（FRAM ）时，使用过SRAM 的用户应注意他们之间的细微差 异，并口FRAM 在芯片使能端（/CE ）的下降沿锁存每个地址，这样就允许在每一次内存存 取周期开始之后改变地址总线。既然每次内存存取都需要在/CE 下降沿锁存地址，所以用户 不能像SRAM 一样将/CE 引脚接地。 用户为使用FRAM 而更改现有设计，应该检查内存控制器的地址和控制信号的时序兼 容问题，每次内存存取都必须确保/CE 产生一次由高向低的跃变，在通常情况下，这是唯一 需要更改的地方。下图图示了FM1608/1808 的信号时序关系，同时也图示了普通SRAM 的 时序关系，请注意区别它们之间差异之处。 片选/CE 产生地址锁存脉冲具有双重作用，第一是锁存新地址，第二是在/CE 为高电 平时产生必要的内存预充电时间。 另一个设计注意事项是在操作期间的电源（VDD ）状况，电池后备的 SRAM 会不停 地监测电源（VDD ）状况以便在一定情况下切换至电池后备方式，它们通常在电源低于一 定值的情况下锁住用户对内存的存取以降低处于活动状态的 SRAM 对后备电池工作电流的 要求。在电源失效的情况下，可能会在没有任何警告或提示的情况下突然中断用户对这些内 存的存取。 地址：宝安南路3083 号蔡屋围发展大厦2403 室 1 电话(Tel)：+86-755 传真(Fax) ：+86-755邮政编码：518008 FRAM 存储器不需要这些系统开销，在任何电源水平下，内存都不会锁住用户对内存 的存取。然而，在电源超出正常工作范围之外时，用户必须阻止处理器对内存的存取。当电 源下跌时，通常的设计惯例是使处理器复位，除此之外没有其它的特殊要求。 说明：在任何情况下，器件的电压（VDD ）下降到4V 以下时，电源必须降低至0V （±0.1V）， ．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 并在重新上电前必须保持最少 1 个微秒（备注1）的时间（tpOFF ），我们推荐将VDD 引脚通过 ．．．．． ．．．．．．．．．．．．．．．．． ．．．．．．．．．．．．．．．．．．．．．．． 一个低阻通道接地以保证可靠的上电操作。 ．．．．．．．．．．．．．．．．．．． 用户在使用FM1808 进行电路设计时，应首要关注并口铁电存储器与普通 SRAM 在时 序上的不同之处，我们针对8051 用户，共设计三种不同的外围时序电路，这三种时序电路 最终目的是在每字节的内存访问时，产生/CE 的下降沿，以此满足FM1808 时序的要求。 示例一是应用ALE 信号与译码电路产品的片选信号经过”或门”后再与复位信号相或后 产生FM1808 的片选信号，同时将P0 口直接与FM1808 的地址输入端A0-A7 相连，这种电 路是我们推荐应用电路，详细请参见附图一。 示例二是应用读、写信号与译码电路产品的片选信号经过逻辑电路后产生FM1808 的片 选信号，采用这种方式，必须具有P0 口地址锁存电路，这种电路是我们推荐应用电路，详 细请参见附图二。 示例三电路与示例一相似，不同之处在于，示例三电路增加了对P0 口的地址锁存，采 用这种方式，由于中间增加了一级地址锁存，那么FM1808 与373 同时锁存地址时，373 输 出端的地址有可能没有完全建立，从而使FM1808 锁存错误地址。如果采用这种方式，我们 推荐使用高性能锁存芯片。 参考图例附后。 注一：将毫秒更正为微秒，2003-09-09 EDITION:V1. 1 BY:TIGER DTAE:2003-06-20 地址：宝安南路3083 号蔡屋围发展大厦2403 室 2 电话(Tel)：+86-755 传真(Fax) ：+86-755邮政编码：518008 1