- 1、本文档共23页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
03_计算机联锁系统技术_第三章讲述
计算机联锁系统技术
第三章 系统的硬件构成
本章主要内容
系统的硬件结构
系统的硬件构成
大型车站的系统硬件构成
容错计算机系统的硬件结构
系统的可靠性冗余结构
计算机联锁系统的可靠性
系统在规定的时间和条件下完成规定功能的能
力
计算机联锁系统的可靠性冗余结构
为了使系统的可靠性指标达到或者超过目标值
而采取的冗余结构
系统A
系统B
或门
系统的安全性冗余结构
计算机联锁系统的安全性
当系统的任何部分发声故障时,其后果不会导
致人身伤亡或者财产的重大损失的性能
双机比较的安全性冗余结构的原理
在极短的时间间隔内,两台计算机同时出错并
且错误呈现同一种模式的概率几乎为零
系统A
系统B
与门
系统B
系统A
与门
系统B
系统的可靠性与安全性冗余结构
多重冗余结构图
其中的两台处于热备状态
系统A
与门
或门
系统I
系统II
三取二冗余结构图
同步运行问题
要求严格同步,但单一时钟源危险性大,多采
用三个时钟强制同步
表决器问题
表决器应具备更高数量级的可靠性与安全性
故障机的及时切离与及时修复问题
及时确认故障位置并将其切离,同时修复
三取二冗余结构图
系统A
系统C
系统B
表
决
器
输入1
输入3
输入2
输出
异或
异或
异或
系统的层次结构
操作台
图形显示器
联锁测控计算机
输入/输出适配电路
车站值班室
人机会话计算机
加快人机会话响应速度
对操作命令进行预处理
与上级联网构成测控系统
车站信号机械室
运输生产现场
系统的分布式结构
分布式系统的优越性
系统的处理能力大大提高
能够测控的回路数量大大增加而采样频率
并不降低
有比较好的性能/价格比
大大地缩短了信号线的长度
分布式系统的体系结构
操作台
图形显示器
人机会话计算机
通信与联锁校核计算机
车站值班室
集中测控站
集中测控站
联锁控制机I
室外
现场
联锁控制机II
室外
现场
直接控制级
(第一级)
现场级
(第零级)
车站信号机械室
监控级
(第二级)
系统的硬件构成
系统的技术要求
系统的功能
人机会话功能
联锁控制功能
状态检测功能
通信联网功能
系统的性能
系统的可信性数据
系统的环境适应性数据
一般规模车站的硬件构成
系统的层次结构
人机会话层
选用工业用个人计算机IPC
联锁测控层
选用CRTP总线的测控系统用计算机
系统的可靠性结构与安全性结构
双机热备的二重冗余系统
硬件构成
大型车站的系统硬件构成
大型车站
道岔60组;车场2个
测控中心
通常为主控制室
通信方式
两套测控系统之间采用光通信或电通信方式
容错计算机系统的硬件结构
容错计算机系统
三个计算机模块构成的三重硬件冗余计算机系
统
通常的两种容错联锁主机系统
采用TRICON容错控制器构成的联锁系统
采用三机同步、硬件比较的总线紧密结合型联
锁系统,也称为联锁I型
热备
热备
采用TRICON容错控制器构成的容错联
锁主机系统
主机构成原理
容错能力是通过从输入模块、主处理模块、输
出模块三大部分的三重化来实现。
输入
电路A
输入
电路B
输入
电路C
采集
继电
器
输出
电路A
输出
电路B
输出
电路C
主处
理器B
主处
理器A
主处
理器C
继电
器
表
决
I/O总线
I/O总线
I/O总线
总线系统与电源分配
容错联锁计算机的三重化总线类型
TRI总线
I/O总线
通信总线
电源模块
双冗余方式
警报信息
模块与主机失去联系
检测出故障
交流电掉电
出现电压低与超温
主处理器模块
处理方式
3个处理器循环比较,构成三取二系统
处理任务
联锁主处理器
用于存储联锁程序、I/O数据、诊断与通信数据
I/O通信处理器
负责交换主处理器模块与I/O模块间的采集数据
与驱动数据
通信处理器
负责交换主处理器模块与通信模块间的命令数据
与表示数据
高速表决总线TRI总线
主要工作
诊断数据与通信数据的传递
对所有采集数据的传递与硬件表决
对上次联锁程序的输出数据、中间数据的传递
与硬件表决
对联锁程序代码进行表决
DMA控制器
独立于联锁软件,以完成同步、传输、表决、
数据纠正
输入模块
每个输入模块都有3个分电路,并且是完
全隔离并独立操作
通常有2类
TMR型
所以电路都三重化,采用光电耦合器隔离,具有
“Struck ON”自诊断能力
普通型
只有要求安全性的部分被三重化,对于非三重化
电路,有自诊断能力
输出模块
TMR型
具有3条相同的隔离分电路
采用方型硬件三取二表决电路
二取二型
采用串行硬件二取二表决电路
CPU
CPU
CPU
多数判
决电路
多数判
决电路
多数判
决电路
故障-安全比较电路
输出
电路
输入
电路
ROM/RAM
ROM/RAM
ROM/R
文档评论(0)