316RZI码解码器的设计与实现讲述.docVIP

PAGE  课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：3/16RZI码解码器的设计与实现 院（系）：计算机学院 专 业：计算机科学与技术 班 级： 学 号： 姓 名： 指导教师： 完成日期：2016.01.15 -PAGE 10- 目 录  TOC \o 1-3 \h \z  HYPERLINK \l _Toc282717137 第1章 总体设计方案  PAGEREF _Toc282717137 \h 1  HYPERLINK \l _Toc282717138 1.1 设计原理  PAGEREF _Toc282717138 \h 1  HYPERLINK \l _Toc282717139 1.2 设计思路  PAGEREF _Toc282717139 \h 1  HYPERLINK \l _Toc282717140 1.3 设计环境  PAGEREF _Toc282717140 \h 2  HYPERLINK \l _Toc282717141 第2章 详细设计方案  PAGEREF _Toc282717141 \h 3  HYPERLINK \l _Toc282717142 2.1 总体方案的设计与实现  PAGEREF _Toc282717142 \h 3  HYPERLINK \l _Toc282717143 2.2总体方案的逻辑图  PAGEREF _Toc282717143 \h 5  HYPERLINK \l _Toc282717144 2.2.1 功能仿真  PAGEREF _Toc282717144 \h 6  HYPERLINK \l _Toc282717145 第3章 编程下载与硬件测试  PAGEREF _Toc282717145 \h 7  HYPERLINK \l _Toc282717146 3.1 编程下载  PAGEREF _Toc282717146 \h 7  HYPERLINK \l _Toc282717147 3.2 硬件测试及结果分析  PAGEREF _Toc282717147 \h 7  HYPERLINK \l _Toc282717148 3.2.1硬件测试  PAGEREF _Toc282717148 \h 7  HYPERLINK \l _Toc282717149 3.2.2结果分析  PAGEREF _Toc282717149 \h 8  HYPERLINK \l _Toc282717150 附 录（电路原理图）  PAGEREF _Toc282717150 \h 9  HYPERLINK \l _Toc282717151 参考文献  PAGEREF _Toc282717151 \h 10   KEYWORDS \* MERGEFORMAT 第1章 总体设计方案 第1章 总体设计方案 1.1 设计原理 本设计要求设计并实现3/16RZI解码器，将输入的3/16RZI码变成二进制数数字序列输出。在一个输入端连续的输入16个周期的脉冲，同时输入3/16RZI码，每次输入一个脉冲，就将输入的信号保存到D触发器中，最后16个数据信号都保存到了D触发器中。同时将所有D触发器连接一个16进制的数据选择器，通过一个16进制计数器控制数据选择器每个数据信号的输出，从而实现3/16RZI的解码。 初始信号： 解码后： 1.2 设计思路 3/16RZI解码器的设计主要包含如下三个部分：  eq \o\ac(○,1)一个16进制计数器 ②由16个D触发器组成的移位寄存器 ③一个16进制数据选择器 CLK 计数器 3/16RZI 数据选择器 二进制数字输出 图1.1 3/16RZI的思路框图 通过输入16个周期的脉冲同时将3/16RZI码存入到了移位寄存器中，然后再并行输入到数据选择器中，再通过计数器的控制将3/16RZI码变成二进制数字输出。对于以上设计思路部分中可以分别设计实现相应功能的器件，包括16位移位寄存器、16进制计数器、16进制数据选择器等。在连接具体电路时配合相应脉冲和门电路以达到效果。以上三个器件的底层、顶层的设计都采用原理图设计输入方式，经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。 1.3 设计环境