简述ＨＤＬ的现状与发展的论文.docVIP

　　简述ＨＤＬ的现状与发展的论文 　　论文关键词：asic 硬件描述语言 芯片系统 　　论文摘要：从数字系统设计的性质出发，结合目前迅速发展的芯片系统，比较、研究各种硬件描述语言；详细阐述各种语言的发展历史、体系结构和设计方法；探讨未来硬件描述语言的发展趋势，同时针对国内eda基础薄弱的现状，在硬件描述语言方面作了一些有益的思考。 　　现在，随着系统级fpga以及系统芯片的出现。软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。硬件描述语言为适应新的情况，迅速发展，出现了很多新的硬件描述语言，像superlog、systemc、cynlib c++等等。究交选择哪种语言进行设计，整个业界正在进行激烈的讨论。因此，完全有必要在这方面作一些比较研究，为eda设计做一些有意义的工作，也为发展我们未来的芯片设计技术打好基础。 　　 　　1、目前hdl发展状况 　　 　　目前，硬件描述语言可谓是百花齐放，有vhdl、superlog、verilog、systemc、cynlib c++、c level等等。虽然各种语言各有所长，但业界对到底使用哪一种语言进行设计，却莫衷一是，难有定论。 　　而比较一致的意见是，hdl和c/c++语言在设计流程中实现级和系统级都具有各自的用武之地。问题出现在系统级和实现级相连接的地方：什么时候将使用中的一种语言停下来，而开始使用另外一种语言?或者干脆就直接使用一种语言?现在看来得出结论仍为时过早。. 　　在2001年举行的国际hdl会议上，与会者就使用何种设计语言展开了生动、激烈的辩论。各方人士各持己见：为verilog辩护者认为，开发一种新的设计语言是一种浪费；为systemc辩护者认为，系统级芯片soc快速增长的复杂性需要新的设计方法；c语言的赞扬者认为，verilog是硬件设计的汇编语言，而编程的标准很快就会是高级语言，cynlib c++是最佳的选择，它速度快、代码精简；supedog的捍卫者认为，superlog是verilog的扩展，可以在整个设计流程中仅提供一种语言和一个仿真器，与现有的方法兼容，是一种进化，而不是一场革命。 　　当然，以上所有的讨论都没有提及模拟设计。如果想设计带有模拟电路的芯片，硬件描述语言必须有模拟扩展部分，像verilog hdl－a，既要求能够描述门级开关级，又要求具有描述物理特性的能力。 　　 　　2、几种代表性的hdl语言 　　 　　2．1 vhdl 　　早在1980年，因为美国军事工业需要描述电子系统的方法，美国国防部开始进行vhdl的开发。1987年。由ieee(in，stitute of electrical and electro－nics engineers)将vhdl制定为标准。参考手册为ieee vhdl语言参考手册标准草案1076/8版，于1987年批准，称为ieee 1076－1987。应当注意，起初vhdl只是作为系统规范的一个标滞，而不足为设计而制定的。第二个版本是在1993年制定的，称为vhdl－93，增加了一些新的命令和属性。 　　虽然有“vhdl是一个4亿美元的错误”这样的说法。但vhdl毕竟是1995年以前唯一制订为标准的硬件描述语言，这是它不争的事实和优势；但同时它确实比较麻烦，而且其综合库至今也没有标准化，不具有晶体管开关级的描述能力和模拟设计的描述能力。目前的看法是，对于特大型的系统级数字电路设计，vhdl是较为合适的。 　　实质上，在底层的vhdl设计环境是由verilog hdl描述的器件库支持的，因此，它们之间的互操作性十分重要。目前，verilog和vdhl的两个国际组织ovi、ⅵ正在筹划这一工作，准备成立专门的工作组来协调vhdl和verilog hdl语言的互操作性。ovi也支持不需要翻译，由vhdl到verilog的自由表达。 　　2．2 verilog hdl 　　venlog hdl是在1983年，由gda(gateation)公司的phil moorby首创的。phil moorby后来成为verilog－xl的主要设计者和cadence公司的第一合伙人。在1984“1985年，phil moorby设计出了第一个名为venlog－xl的仿真器；1986年，他对verilog hdl的发展义作出了另一个巨大的贡献：提出了用于快速门级仿真的xl算法。 　　随着verilog－xl算法的成功，verilog hdl语言得到迅速发展。1989年，cadence公司收购了gda公司，verilog hdl语言成为cadence公司的私有财产。1990年，cadence公司决定公开verilog hdl语言，于是成立了ovi(op