第4章 存储器综述.ppt

第４章 存 储 器;4.1 概 述;(1) 存取时间与物理地址无关（随机访问）;(2) 存取时间与物理地址有关（串行访问）;（磁盘、磁带、光盘 ）;高;缓存;;4.2 主存储器;2. 主存和 CPU 的联系; 高位字节 地址为字地址;(2) 存储速度;芯片容量;二、半导体存储芯片简介;存储芯片片选线的作用;0,0;A; 三、随机存取存储器 ( RAM ) ;“1” 状态：T1截止 T2导通 “0”状态： T2截止 T1导通;A′;;③ SRAM存储器的特点; (2) 静态 RAM 芯片举例; ② Intel 2114 RAM 矩阵 (64 × 64) 读;;;;;;;;;A3;;;;;;;;;;;DD;;单元;A9;1;A9;A9;A9;A9;A9;A9;A9;;;; (3) 动态 RAM 时序; (4) 动态 RAM 刷新; 集中式刷新;在任何一个存储周期内，分为访存和刷新两个子周期。 访存时间内，供CPU和其他主设备访问。 在刷新时间内，对DRAM的某一行刷新。 存储周期为存储器存储周期的两倍，即500ns×2＝1μ s。 刷新周期缩短，为128× 1 μ s ＝128 μ s。在2ms的单元刷新间隔时间内，对DRAM刷新了2ms÷128μs遍。;异步刷新采取折中的办法，在2ms内分散地把各行刷新一遍。避免了分散式刷新中不必要的多次刷新，提高了整机速度。 “死区” 为 0.5 ?s ，解决了集中式刷新中“死区”时间过长的问题。将刷新安排在指令译码阶段，不会出现 “死区” 刷新信号的周期为2ms/128=15.625μs。让刷新电路每隔15μs产生一个刷新信号，刷新一行。;（5）DRAM存储器的特点; 3. 动态 RAM 和静态 RAM 的比较; 四、只读存储器（ROM） ; 2. PROM (一次性编程) ; 3. EPROM (多次性编程 ) ;…; 4. EEPROM (多次性编程 ) ;几种非易失性存储器的比较 ; 用 1K × 4位 存储芯片组成 1K × 8位 的存储器; (2) 字扩展（增加存储字的数量）; (3) 字、位扩展; 2. 存储器与 CPU 的连接 ;例4.1 解: ;(3) 分配地址线;;(1) 写出对应的二进制地址码;例4.2 解: ;(3) 分配地址线;例 4.2 CPU 与存储器的连接图;例 4.3 设 CPU 有 20 根地址线，8 根数据线。 并用 IO/M 作访存控制信号。RD 为读命令， WR 为写命令。现有 2764 EPROM ( 8K × 8位 ), 外特性如下：;1. 根据CPU芯片提供的地址线数目，确定CPU访存的地址范围，并写出相应的二进制地址码。 2. 根据地址范围的容量，确定各种类型存储器芯片的数目和扩展方法。 3. 分配CPU地址线。CPU地址线的低位（数量＝存储芯片的地址线数量）直接连接存储芯片的地址线；CPU高位地址线皆参与形成存储芯片的片选信号。 4. 连接数据线、R/W#等其他信号线，MREQ#信号一般可用作地址译码器的使能信号。 需要说明的是，主存的扩展及与CPU连接在做法上并不唯一，应该具体问题具体分析 。;六、存储器的校验;汉明码的组成需增添 ？位检测位;各检测位 Ci 所承担的检测小组为;例4.4 ;按配偶原则配置 0011 的汉明码;3. 汉明码的纠错过程;P1= 1 3 5 7 = 0;练习2;七、提高访存速度的措施;2. 多体并行系统;各个体并行工作;M0;4.2;低位交叉的特点; ;(3) 存储器控制部件（简称存控）;4.2;4.3 高速缓冲存储器;2. Cache 的工作原理;(2) 命中与未命中;(3) Cache 的命中率;(4) Cache –主存系统的效率;;4. Cache 的 读写 操作;Cache 和主存的一致性 ;5. Cache 的改进;Intel NetBurst微架构下的Cache ;Intel Core微架构的多核高效内存管理技术 ; 字块2m-1;【例】设有一个Cache的容量为2K字，每块为16字，求： （1）该Cache可容纳多少个块？ （2）如果主存容量为256K字，则有多少个块？ （3）主存的地址有多少位？Cache地址有多少位？ （4）直接方式下，主存地址分为哪几部分？每部分有多少位？主存中第i块映像到Cache中的哪一块？主存的第几块映射到Cache中的第5块（设起始字块为第0块）？;2. 全相联映射;字块2m－1;【例1】设某计算机的CACHE共有16块，采用2路组相联映射方式（即每组2块）。每个主存块为32字节，按字节编址。主存129号单元所在