ch02-VerilogHDL入门教程.ppt

工程学院 信息技术教研室;2.1 硬件描述语言简介;;2.1 硬件描述语言简介;;;硬件描述语言的发展至今已有30多年的历史，并成功应用于各个阶段：建模、仿真、验证和综合等。 20世纪80年代，已出现了上百种硬件描述语言，并对设计自动化曾起到了极大的促进和推动作用。 这些语言一般各自面向特定的设计领域与层次，而且众多的语言使用户无所适从。 20世纪80年代后期，硬件描述语言向着标准化的方向发展。最终，Verilog HDL和VHDL语言适应了这种趋势，先后成为IEEE标准。 在美国和日本等先进的电子工业国家，Verilog语言已经成为设计数字系统的基础。;;1983年第三季度，由IBM公司、TI公司、Intermetric 公司成立开发小组。 1986年3月，IEEE开始致力于VHDL的标准化工作，讨论VHDL语言标准。 IEEE于1987年12月公布了VHDL的标准版本（IEEE STD 1076/1987）； 1993年VHDL修订，形成新的标准即IEEE STD 1076-1993)。;*;;;(2) Verilog HDL的起源与发展;;;;*;;;; HDL主要用于数字电路与系统的建模、仿真和自动设计。目前有两种标准的硬件描述语言：Verilog和VHDL。由于Verilog简单易学，所以我建议大家学习Verilog HDL语言。 我国国家技术监督局于1998年正式将《集成电路/硬件描述语言Verilog》列入国家标准，国家标准编号为GB/T18349-2001，从2001年10月1日起实施。相信该标准的制定对我国集成电路设计技术的发展有重要的推动作用。 ;（6）硬件描述语言的特点;（6）硬件描述语言的特点;2.2 Verilog HDL程序的基本结构;2. 每个模块先要进行端口的定义，并说明输入（input) 、输出 （output)和双向（inout)，然后对模块功能进行描述。;2.2.1 简单Verilog HDL程序实例;2.2.1 简单Verilog HDL程序实例;module mux2to1(a, b, sel, out); input a, b, sel; //定义输入信号 output out; //定义输出信号 wire selnot,a1,b1; //定义内部节点信号数据类型 //下面对电路的逻辑功能进行描述 not U1(selnot, sel); and U2(a1, a, selnot); and U3(b1, b, sel); or U4(out, a1, b1); endmodule; module mux2_1(out, a, b, sel) ; output out; input a, b; input sel; assign out= sel ? b : a; endmodule;;模块定义的一般语法结构如下：;结构描述（门级描述）方式：;*;*;端口说明 I/O定义;*;*;*;*;*;*;*;*;*;*;*;2.3 逻辑功能的仿真验证过程;*;;模块的测试;例：2选1数据选择器的测试模块：;测试激励块与设计块之间的关系;模块的测试;2.3.2 仿真过程简介 ;2.4 ModelSim仿真软件的使用 ;;;2.5 Verilog HDL功能仿真常用命令 ;2.5 Verilog HDL功能仿真常用命令;2.5.1系统任务（System Tasks） ;2.5.2 编译器指令(Compiler Directives);小结