半导体数字集成电路测试技术概要(浅析.ppt

TTL和CMOS电路的扇出是不同的，多数CMOS电路拥有高阻抗的输入结构，其扇出实际上是不受限制的，换句话说，只要时间上足够，一个CMOS的输出能驱动任意多的CMOS的输入。CMOS的输入如同电容，越多的输入连到一起，电容值越大。驱动这个大“电容”的前端的输出就需要足够的时间对其进行冲放电——逻辑0到1的转换时，充电将电平拉高至VIH；1到0的转换时，则放电将电平拉低至VIL。同样，在测试时器件的输出要克服测试系统输入通道上的寄生电容。 第四章.DC参数测试- High Impedance Currents, IOZH/IOZL 高阻电流（High Impedance Currents, IOZH/IOZL） ?????? IOZL指的是当一个低电平（L）施加在一个处于高阻态（Z）的输出管脚（O）上，管脚上产生的漏电流（I）；与之相似，IOZH指的是当一个高电平（H）施加在一个处于高阻态（Z）的输出管脚（O）上，管脚上产生的漏电流（I）。 测试目的 ?????? IOZ测试的目的是确保器件输出管脚被预置为高阻态时，其输出阻抗足够高，或者说管脚能处于“关闭”状态。IOZL测试测量的是处于高阻态时输出管脚到VDD的阻抗，IOZH测试测量的则是输出管脚到GND的阻抗。它们实质上是确定输出管脚关闭时的阻抗满足设计要求，以保证管脚上不会产生高于规格书定义的漏电流。这也是发现CMOS器件制程缺陷的好方法。下表是IOZ定义的例子： Parameter Description Test Conditions Min Max Units IOZ Output Current High-Z VSS ≦, Vout ≦VDD = 5.25V Output Disabled -2.0 +2.0 uA * 数字类集成电路测试探讨 集成電路測試基本原理 簡介 認識半導體測試設備 半導體測試术語 PMU對於OPEN/SHORT測試方式 DC測試參數的方式 FUNCTIONAL 測試參數方式 測試成本挑戰與趨勢 認識半導體測試設備 1.晶圆（Wafers）-晶片（Dice）-封装（Packages） 2.自动测试设备（ATE）的总体认识 3.负载板（Loadboards）、探测机（Probers）、 机械手（Handlers）和温度控制单元（Temperature units） 4.模拟、数字和存储器测试 每个die都被测试以确保它能基本满足器件的特征或设计规格书（Specification），通常包括电压、电流、时序和功能的验证。 在一个Die封装之后，需要经过生产流程中的再次测试。这次测试称为“ Final test”（即我们常说的FT测试）或“Package test”。商业用途（民品） 芯片通常会经过0℃、25℃和75℃条件下的测试，而军事用途（军品）芯 片则需要经过 -55℃、25℃和125℃。 測试系统用来验证一片晶圆上的某个独立的Die的正确与否，需要用ProbeCard来实现测试系统和Die之间物理的和电气的连接，而ProbeCard和测试系统内部的测试仪之间的连接则通过一种叫做“Load board” 在CP测试中，Load board和Probe card一起使用构成回路使电信号得以在测试系统和Die之间传输,当Die封装出来后，它们还要经过FT测试，这种封装后的测试需要手工将一个个这些独立的电路放入负载板（Load board）上的插座（Socket）里，这叫手工测试（hand test）或是和一种快速进行FT测试的方法是使用自动化的机械手（Handler）. 1.儲存類測試機 2.模拟器件測試機 3.混合訊號測試機 4.數字測試系統 低端的测试机被用来测试低价格或者低性能的低端产品，通常是些管脚少、复杂度低的器件；一般运行于低于20MHz的时钟频率，且只能存储少量的测试向量；用于小规模（SSI）或中规模（MSI）集成电路的测试。 高端的测试机则是速度非常快（时钟频率高）、测试通道非常多的测试系统；时钟频率通常会达到400MHz，并能提供1024个测试通道；拥有高精度的时钟源和百万bit位的向量存储器。它们被用于验证新的超大规模（VLSI）集成电路，但是昂贵的成本阻碍了他们用于生产测试。 而半导体测试工业普遍使用的是中高端的测试设备，它们拥有较好的性价比，在对测试成本非常敏感的半导体测试行业，这无疑是非常重要的。这类测试设备多运行在50-100MHz，提供256个测试通道，通常带有一些可选的配置。 數字測試系統 半導體測試術語 1．? DUT 需要被实施测试的半导体器件通常叫做DUT（Device Under Test，我们常简称“被测器件”）。 数字电路期间的引