原创力文档- 1、本文档共35页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA全面介绍PPT教程
;;;;;;;;;;;;;利用乒乓操作降低数据速率;数据流处理的常用手段
面积与速度互换原则 ;一种处理流程和顺序操作的思想 ;流水线设计时序示意图;注意问题：
设计时序的合理安排、前后级接口间数据流速的匹配
操作步骤划分合理，统筹考虑各个操作步骤间的数据流量
前级操作时间 = 后级操作时间，直接相连
前级操作时间 后级操作时间，缓存
前级操作时间 后级操作时间，逻辑复制等操作 ;FPGA设计常见的重要问题，也是设计工作不稳定的重要原因
错误的数据接口同步方法：
手工加入BUFT或非门调整数据延迟
相位差90度的时钟信号
正确的数据接口同步方法：
输入输出的延时不可测，如何完成数据同步
数据有固定格式（帧结构）
上级数据和本级时钟是异步的 ;输入输出的延时不可测，如何完成数据同步
建立同步机制：可以用一个同步使能，或者同??指示信号
另外数据通过RAM或FIFO存取，也可以达到数据同步的目的 ;数据有固定格式（帧结构）
这种情况在通信系统中非常普遍，因为很多数据是按照“帧”组织的。由于整个系统对时钟要求很高，常常专门设计一块时钟板完成高精度时钟的产生于驱动 。
两个问题：如何完成数据同步，并发现数据的“头”？
同步指示信号，或RAM，FIFO缓存一下；
传输一个数据起始位置的指示信号，或插入同步码 ;上级数据和本级时钟是异步的
输入数据与本级处理时钟同频率
输入输入与本级处理时钟异步
寄存器对异步时钟域的数据进行两次采样；
DPRAM，异步FIFO ;;;;;;;;;;;;;
文档评论（0）