EDA与FPGA,Verilog第3章.pptVIP

第8章 Verilog有限状态机设计;8.1 有限状态机;用状态机设计模5计数器;（1）用三个过程描述：即现态（CS）、次态（NS）、输出逻辑（OL）各用一个always过程描述。 （2）双过程描述（CS+NS、OL双过程描述）：使用两个always过程来描述有限状态机，一个过程描述现态和次态时序逻辑（CS+NS）；另一个过程描述输出逻辑（OL）。 （3）双过程描述（CS、NS+OL双过程描述）：一个过程用来描述现态（CS）；另一个过程描述次态和输出逻辑（NS+OL）。 （4）单过程描述：在单过程描述方式中，将状态机的现态、次态和输出逻辑（CS+NS+OL）放在一个always过程中进行描述。;“101”序列检测器的Verilog描述（三个过程） ;S2:begin if(x) next_state=S3; else next_state=S0; end S3:begin if(x) next_state=S1; else next_state=S2; end default: next_state=S0; /*default语句*/ endcase end;“101”序列检测器（单过程描述） ;8.3 状 态 编 码;一位热码编码选择对话框（Quartus Ⅱ） ;状态编码的定义;要注意两种方式定义与调用时的区别，一般情况下，更倾向于采用方式1来定义状态编码。一般使用case、casez和casex语句来描述状态之间的转换，用case语句表述比用if-else语句更清晰明了。 ;8.4 有限状态机设计要点;8.4 有限状态机设计要点;多余状态的处理;8.5 用状态机设计流水灯;8.6 状态机A/D采样控制电路;8.1 设计一个“111”串行数据检测器。要求是：当检测到连续3个或3个以上的“1”时输出为1，其他输入情况下输出为0。 8.2 设计一个“1001”串行数据检测器。其输入、输出如下所示： 输入x：000 101 010 010 011 101 001 110 101 输出z：000 000 000 010 010 000 001 000 000 8.3 编写一个8路彩灯控制程序，要求彩灯有以下3种演示花型。 （1）8路彩灯同时亮灭； （2）从左至右逐个亮（每次只有1路亮）； （3）8路彩灯每次4路灯亮，4路灯灭，且亮灭相间，交替亮灭；在演示过程中，只有当一种花型演示完毕才能转向其他演示花型。;习 题 8;8.5 设计一个汽车尾灯控制电路。已知汽车左右两侧各有3个尾灯，要求控制尾灯按如下规则亮灭。 （1）汽车沿直线行驶时，两侧的指示灯全灭； （2）右转弯时，左侧的指示灯全灭，右侧的指示灯按000，100，010，001，000循环顺序点亮； （3）左转弯时，右侧的指示灯全灭，左侧的指示灯按与右侧同样的循环顺序点亮； （4）如果在直行时刹车，两侧的指示灯全亮；如果在转弯时刹车，转弯这一侧的指示灯按上述的循环顺序点亮，另一侧的指示灯全亮。