数字电路第5版第5章.pptVIP

第五章 触发器;5.2 SR锁存器;主要要求：;一、触发器的基本特性和作用;2.触发器的作用;二、触发器的类型 ;5.2 SR锁存器 一、电路结构与工作原理 1.电路结构;① 表示SD 和RD 的“1”信号同时消失后， Q*不定。所以正常工作下，应遵循： SDRD=0的约束条件。;二、动作特点 在任何时刻，输入都能直接改变输出的状态。;;5.3 电平触发的触发器 ;一、电路结构与工作原理;2.工作原理 ; 在某些应用场合，有时需要在 CLK 的有效电平到达之前预先将触发器置成指定的状态，为此，在实用的电路上往往还设置有异步置1输入端 S’D 和异步置0 输入端R’D，如图： 只要在S’D 或R’D 输入端加入低电平，即可立即将触发器置1 或置0，而不受时钟信号的控制。因此，将S’D 称为异步置位(置1) 端，将 R’D 称为异步复位(置0) 端。触发器在时钟信号控制下正常工作时S’D =R’D=1。;例：试对应输入波形画出下图中 Q 端波形。;3. 电平触发RS 触发器的特性表与特性方程 ;二、动作特点 在CLK=1的全部时间里，S 和 R的变化都将引起 输出状态的变化。且在CLK=1 期间，Q 和 Q’ 可能随 S、R变化多次翻转。;三、电平触发的 D 触发器;2. 工作原理;3.D 触发器的特性表、特性方程、驱动表和状态转换图 ;特性方程;5.4 脉冲触发的触发器;1*; J; J; J;(5) 列出真值表;二、脉冲触发方式的动作特点;5.5 边沿触发的触发器;一、电路结构和工作原理;2.利用CMOS传输门的边沿触发器;状态无关。;注 意;Q1;[例]设触发器初态为 1，试对应输入波形画出 Q1、Q2 的波形。; T 功能 ;5.6 触发器的逻辑功能及其描述方法;2.特性方程;3.状态转换图;二、JK触发器 1.定义:凡在时钟信号作用下，具有如下功能的触发器称为 JK 触发器。;三、T 触发器;四、T ’ 触发器;五、D 触发器;逻辑功能： 是 与输入及 在CLK 作用后稳态之间的关系 （RS, JK, D, T） 电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿）;5.6.2 触发器的五种逻辑功能及其转换 ;(二)不同逻辑功能间的相互转换;3. D JK;5.7 触发器的动态特性;一、建立时间 二、保持时间