数字集成电路基本单元和版图.pptVIP

五 数字集成电路基本单元与版图;7.1 TTL基本电路 ;图7.3 具有多发射极晶体管的3输入端与非门电路： （a）电路图，（b）符号;图7.4 TTL或非门 (a) 电路图 (b) 符号 ;7.2 CMOS反相器;另外一种符号表示;注意2： NMOS的源极接地， 漏极接高电位； PMOS的源极接Vdd， 漏极接低电位。 注意3： 输入信号Vi对两管来说， 都是加在g和s之间， 但是由于NMOS的s接地， PMOS的s接 Vdd，所以Vi对两管来说参考电位是不同的。;[2]. 转移特性;[2]. 转移特性（续）;[2]. 转移特性（续）;转移特性（续）;转移特性（续）;转移特性（续）;转移特性（续）;转移特性（续）;转移特性（续）;转移特性（续）;转移特性（续）;转移特性（续）;转移特性（续）;转移特性（续）;[3]. CMOS反相器的瞬态特性;i) Vi从1到0, CL充电。 在此过程中，NMOS和PMOS源、漏极间电压的变化过程为：Vdsn：0?Vdd |Vdsp|：Vdd?0 ，??? 1?2?3?原点; 考虑到上拉管导通时先为饱和状态而后为非饱和状态，故输出脉冲上升时间可分为两段来计算。;a、饱和状态时 假定VC(0?)=0, 恒流充电时间段有 积分得 ， ;b、 非饱和状态时 线性充电时间段有， 积分得， 经变量代换，部分分式展开，可得， 总的充电时间为， tr=tr1+tr2 如果Vtp = -0.2 Vdd，则 ;ii) Vi从0到1, CL放电 NMOS的导通电流开始为饱和状态而后转为非饱和状态，故与上面类似，输出脉冲的下降时间也可分为两段来计算。如图所示。;a、饱和状态 假定VC(0?)=Vdd，恒流放电时间段有， 积分得， ;b、非饱和状态 线性放电时间段有， ;总的放电时间为 tf = tf1 + tf2 如果Vtn = 0.2 Vdd，则 如果Vtn = |Vtp|，bn=bp，则 tr = tf CMOS的输出波形将是对称的。 ;反相器电路图到符号电路版图的转换 ;图7.20 各种形式的反相器版图 ;NWELL(N阱); 并联反相器版图 ;[4] CMOS与非门和或非门 ;与非门的版图 ;NWELL(N阱);或非门版图 ;多输入与非门;[5] CMOS复杂逻辑门;该类电路的优点：在实现同样逻辑运算的基础上 大大节约器件的数量。;[6] 动态逻辑门电路（钟控逻辑门电路）;预充求值逻辑 PE (Pre-charge-Evaluate) Logic;[7] CMOS传输门和开关逻辑 ;工作原理 (续);工作原理 (续);CMOS传输门版图实现 ;三态门：（a）常规逻辑门结构，（b）带传输门结构 ;三态门版图 ;驱动电路 ;驱动电路版图 ;[1]. RS触发器;The Set-Reset Flip-Flop Based on NOR Gates;[2]. 锁存器(电平敏感); E;[3]. D触发器(边沿触发）;(边沿触发D触发器）;7.4 数字电路标准单元库设计 ;库单元设计 ;库单元设计 (续);7.4 焊盘输入输出单元 ;输入单元(续);7.4.2 输出单元 ;输出单元 (续);输出单元 (续);输出单元 (续);输出单元 (续);输出单元 (续);输出单元 (续);输出单元 (续);输出单元 (续);输出单元 (续);7.4.3 输入输出双向三态单元（I/O PAD）;7.5 了解CMOS存储器 ;存储单元的等效电路 ;7.5.1动态随机存储器（DRAM） ;三晶体管DRAM单元的工作原理;工作原理(续）;工作原理(续）;工作原理(续）;单晶体管DRAM单元的工作过程 ;7.5.2 静态随机存储器（SRAM）;CMOS SRAM单元的电路拓扑结构 ;7.5.3 闪存;闪存单元的等效耦合电容电路 ;闪存单元的等效耦合电容电路（续）;控制栅压具有低和高阈值电压的闪存单元的I-V特性曲线 ;思考题