ch4时钟和电源管理.pptVIP

ARM 时钟体系结构 4.2 S3C2410电源管理模式 时钟分配图 电源管理模式转换图 各种模式下时钟和电源状态 正常模式 空闲模式 低速模式 休眠模式 休眠模式 休眠模式 电源VDDi和VDDiarm的控制 4.3 相关特殊功能寄存器 PLL锁定时间计数器(LOCKTIME)  PLL控制寄存器(MPLLCON 和UPLLCON) PLL控制寄存器(MPLLCON 和UPLLCON) 时钟控制寄存器(CLKCON) 时钟控制寄存器(CLKCON) 时钟控制寄存器(CLKCON) 低速时钟控制寄存器(CLKSLOW) 低速时钟控制寄存器(CLKSLOW) 时钟分频控制寄存器(CLKDIVN) 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 晶振电路设计 晶振电路设计 以OM[3:2]均接地的方式为例，即采用外部振荡器提供系统时钟。外部振荡器由10-20MHz晶振和2个15-20PF的电容组成。振荡电路输出接到S32410X微处理器的XTIP11脚，输入由XTOP11提供。如果是15MHz的晶振，经过S3C2410X片内的PLL电路倍频后，最高可达203MHz。由于片内的PLL电路兼有倍频和时钟信号整形的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，从而降低外部振荡电路因高速开关所造成的高频噪声。产生RTC时钟的振荡电路与系统时钟振荡电路采用相同的方式。如下图。 复位电路设计 在系统中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位功能。复位电路可由简单的RC电路构成，也可以使用其他的相对较复杂，但功能更完善的电路。 复位电路设计 简单的RC复位电路是复位电路中的典型例子，其电路简单，复位逻辑可靠。如下图。 复位电路设计 该复位电路的工作原理为：在系统上电时，通过电阻R1向电容C1充电，当C1两端的电压未达到高电平的门限电压时，RESET端输出为高电平，系统处于复位状态；当C1两端的电压达到高电平的门限电压时，RESET端输出为低电平，系统进入正常工作状态。 当用户按下按钮RESET时，C1两端的电荷被放掉，RESET端输出为高电平，系统进入复位状态，再重复以上的充电过程，系统进入正常工作状态。 两级非门电路用于按钮去抖动和波形整形；nRESET端的输出状态与RESET端相反，用于低电平复位的器件；通过调整R1和C1的参数，可调整复位状态的维持时间。 * * 嵌入式系统原理与应用技术 袁志勇 王景存 章登义 刘树波 北京: 北京航空航天大学出版社, 2009.11 PPT教学课件 第4章 时钟及电源管理 4.1 S3C2410时钟结构 4.2 S3C2410电源管理模式 4.3 相关特殊功能寄存器 4.4 常用单元电路设计 S3C2410时钟与电源管理模块包括： 时钟控制 USB控制 电源控制 时钟控制逻辑可以产生系统所需要的时钟信号，包括提供给CPU的FCLK，提供给AHB总线设备的HCLK和提供给APB总线设备的PCLK。 S3C2410有2个锁相环(PLLs)：一个提供FCLK、HCLK和PCLK，另一个提供USB时钟(48MHz)。 时钟控制逻辑可以产生不带锁相环的低速时钟，并可由软件控制是否提供给某个设备模块，这样有利于降低功耗。 4.1 S3C2410时钟结构 主时钟来源于外部晶振(XTlpll)或外部时钟(EXTCLK)。 时钟发生器包含一个连接外部晶振的振荡器，两个产生高频时钟的锁相环(PLLs)。 两个时钟源依据模式控制引脚(OM3和OM2)的不同组合来选择。 外部时钟 外部时钟 On On 11 晶振 外部时钟 On On 10 外部时钟 晶振 On On 01 晶振 晶振 On On 00 USB时钟源 主时钟源 UPLL状态 MPLL 状态 OM[3:2] S3C2410有4种电源管理模式 : 空闲模式 正常模式 低速模式 休眠模式 时钟分配 电源管理模式转换 断电 工作 前一个状态 等待唤醒事件 断电 断电 休眠 可选 工作 可选 工作 工作 停止 空闲 可选 工作 可选 工作 工作 工作 低速 可选 工作 可选 工作 工作 工作 正常 APB模块(2)和USB主控/LCD/NAND 32.768KHz　RTC时钟 GPIO 电源管理模块 AHB模块(1)/WDT ARM920T 模式 各种模式下时钟和电源状态 在正常模式下，所有外围设备和基本模块包括电