第03-1章.80868088微处理器及其系统导论.pptVIP

3.1 8086／8088微处理器 8086是Intel系列的16位微处理器，有16根数据线和20根地址线，可以处理8位或16位数据，寻址1MB的存储单元和64KB的I／O端口。它的主机设计较之8位机的性能大约提高了10倍。 在推出8086之后不久,Intel公司还推出了准16位微处理器8088。8088的内部寄存器、运算器以及内部数据总线都是按16位设计的,但外部数据总线只有8条。 3.1.1、8086／8088CPU的内部结构 功能： 从内存中取指令送入指令队列 负责与内存或I/O接口之间的数据传送 8086采用了 “段加偏移”的技术。 EU负责执行指令； 执行的指令从BIU的指令队列缓冲器中取得 执行指令的结果或执行指令所需要的数据，由BIU经总线控制电路对存储器或外设存取。 3. 标志寄存器 SF(Sign Flag)符号标志： 符号标志保持算术或逻辑运算指令执行后结果的算术符号。它和运算结果的最高位相同。 8088的总线时序 CPU在时钟信号的控制下工作。 时钟信号是按一定电压幅度、一定时间间隔发出的脉冲信号. 时序：CPU各引脚信号在时间上的关系。 (一)地址／数据总线AD15～AD0 3.3 8086／8088的存储器 一、存储器组织 存储器仍按字节组织，每个字节只有惟一的一个地址。 若存放的数为1个字时，则将字的低位字节放在低地址中； 当存放的是双字形式(这种数一般作为指针)，其低位字是被寻址地址的偏移量；高位字是被寻址地址所在的段地址。 2. 读控制信号，三态、输出 RD=0时，表示CPU将要执行一个对存储器或I／O端口的读操作 M／IO(8086) RD信号在T2、T3和Tw状态均为低电平，以保证CPU读有效。在系统总线“保持响应”期间，RD被浮空 3. “准备好”信号线，输入 READY=1时，表示所寻址的内存或I／O设备已准备就绪 CPU在每个T3状态开始对READY信号采样。若READY=0，表示存储器或I／O设备尚未准备就绪，则CPU在T3状态之后自动插入一个或几个等待状态Tw，直到READY变为高电平，才进入T4状态 4. 等待测试信号，输入 8086 8087 TEST BUSY +5V 在多处理器环境中，例如具有协处理器8087的系统中，将8087的“BUSY”接至主处理器8086的TEST，每当8086执行WAIT指令时，反复采样TEST信号，直至TEST变为低电平，8086才脱离等待状态，继续执行下一条指令。 TEST信号是为WAIT指令而设计的。 *8087—Math. CO-Processor 5. 可屏蔽中断请求信号，输入 当INTR=1时，表示外设提出了中断请求，8086／8088在每个指令周期的最后一个T状态去采样此信号 若IF=1，则CPU响应中断 6. 非屏蔽中断请求信号，输入，上升沿触发 此请求不受IF状态的影响，也不能用软件屏蔽 7. 复位信号，输入 复位脉冲宽度不得小于4个时钟周期，而初次接通电源时所引起的复位，则要求维持的高电平不能小于50μs 复位后CS被置为FFFFH 系统时钟。通常与8284A时钟发生器的时钟输出端CLK相连，该时钟信号的低／高之比常采用2∶1 CLK 8. (四)电源线Vcc和地线GND Vcc接入的电压为+5V±10% (五)其他控制线(24～31引脚) 8086／8088 CPU引脚的主要特点是： 数据总线和地址总线的低16位AD15～AD0或低8位AD7～AD0采用分时复用技术。 还有一些引脚由引脚33(MN／MX)来控制两种功能: 当MN／MX=1时，8086／8088工作于最小方式，在此方式下，全部控制信号由CPU本身提供。 当MN／MX=0时，8086／8088工作于最大方式。这时，系统的控制信号由8288总线控制器提供 一、最小方式 (MN/MX=+5V) 二、最大方式 (MN/MX=0V) 8086有两种工作模式（方式）：最小模式和最大模式。 最小模式是单微处理器系统，系统的控制总线直接由CPU本身提供； 最大模式是多微处理器系统，系统的控制总线由总线控制器8288提供。例如，可由一个主处理器8086和一个协处理器8087组成一个多处理器系统。 3.2 8086/8088系统的最小／最大工作方式 最大方式系统与最小方式系统的主要区别是外加有8288总线控制器 最小工作模式下的典型配置 8284时钟发生器 8086 外接晶振15MHz，经三分频后提供给CPU做系统时钟 8282地址锁存器 为什么用地址锁存器？ 因8086地址总线和数据总线共享着某些管脚。在某