基于FPGA的逻辑电路设计与实现讲述.docx

长春理工大学国家级电工电子实验教学示范中心学生实验报告2015——2016学年 第二学期实验课程 数字电路实验（软件部分）实验地点 电子技术EDA实验室学 院 专 业 学 号 姓 名 实验项目基于FPGA 的逻辑电路设计与实现实验时间月日 星期，节实验台号预习成绩报告成绩一、实验目的通过实例了解可编程逻辑器件FPGA的EDA软件开发平台QuartusII的使用方法；熟悉利用硬件描述语言Verilog编程来实现数字电路设计的方法，并掌握电路功能的时序仿真方法，目标芯片的配置方法及程序下载方法；通过硬件电路的功能验证感受现代电路的自顶向下的设计思想。二、实验仪器计算机三、实验原理采用可编程器件FPGA,通过硬件描述语言Verilog编程来实现硬件电路的设计四、预习内容1. 预习用硬件描述语言Verilog编程的基本方法。2. 初步了解EDA软件开发平台QuartusII和Modelsim的作用及使用方法。实验内容（一）基于Verilog的二输入与非门的设计、仿真与硬件验证1. 建立新工程并设计二输入与非门的源文件，并完成编译；2. 用Quartus II 引用Modelsim，对设计的电路进行时序仿真；3. 引脚分配并把程序下载到目标器件中，通过硬件验证电路功能。（二）基于Verilog的点亮4位数码管循环显示电路的设计、仿真与硬件验证1. 建立新工程并设计4位数码管循环显示的源文件，并完成编译；2. 用Quartus II 引用Modelsim，对设计的电路进行时序仿真；3. 引脚分配并把程序下载到目标器件中，通过硬件验证电路功能。（三）基于Verilog的按键点亮LED灯的设计与实现（选作）六、实验方法（一）基于Verilog的二输入与非门的设计、仿真与硬件验证（利用LED和按键验证与非门）1建立工程；2建立新文件并编译；Verilog HDL语言参考代码如下：module my_nand(a,b,c); // 模块名及端口参数input a,b; //输入端口定义，输入a由开关KEY1决定，0：按下，1：未按下 //输入b由开关KEY2决定，0：按下，1：未按下output c; //输出端口定义，输出c由LED1显示， 0：点亮，1：熄灭assign c=~(ab); //assign c=~(a|b); 或非门//assign c=a^b; //异或门//assign c=a^~b; // 同或门Endmodule3用Quartus II 引用Modelsim进行仿真，通过时序波形观察延时；测试文件如下：`timescale 1 ns/ 1 psmodule my_nand_vlg_tst();reg a;reg b; wire c;my_nand i1 ( .a(a),.b(b),.c(c));initial begin a=0;forever#10 a=~a; end always begin b=0;#400 b=1;#400;$stop; end endmodule4引脚分配助学板上有4个独立LED灯，和4个独立按键如下图所示，可以按FPGA的相应引脚号进行目标器件的引脚分配后，再重新编译。5程序下载到目标文件，进行硬件功能验证。二、基于Verilog的点亮4位数码管循环显示电路的设计、仿真与硬件验证（数码管静态控制）1建立工程；2建立新文件并编译；Verilog HDL语言参考代码如下：module sled(seg,dig,clock,rst_n,);input clock; // 输入端口定义，50M 时钟 input rst_n;output [7:0] seg; output [3:0] dig; reg [7:0] seg_reg; reg [3:0] dig_reg; reg [3:0] disp_dat; reg [36:0] count; always @ (posedge clock )begin if(!rst_n) count = 37b0;el