串并行通信及接口技术.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 为什么提供四个联络信号？ /DTR和/RTS是CPU通过8251A送往外设的，CPU通过软件对控制寄存器中的DTR位和RTS位置1就可以使8251A的/DTR和/RTS引脚输出有效电平，所以/DTR和/RTS是CPU对外设的控制信号。 /DSR和/CTS是外设通过8251A传递给CPU的状态信号。当外设和/DSR端相连时，往此引脚送一低电平，就会影响8251A状态寄存器的DSR位，CPU可通过软件对DSR位进行检测。/CTS端电平的高低会影响TxRDY端的电平，TxRDY是8251A送给CPU的状态信号。 使用时/CTS必须为低，其它三个信号可以悬空不用。即使CPU和外设之间不需传递任何联络信号，也要将/CTS端接地。因为只有/CTS为低，才能使TxRDY为高，CPU才能往8251A发送数据。 如果8251A仅工作在接收状态，/CTS也可悬空。 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 无数据传送时，RxD线上是高电平。如在RxD线上检测到低电平，启动接收控制电路中的内部计数器计数，计数脉冲为8251A接收器时钟脉冲。当计数进行到相当于半个数位传输时间时（如时钟脉冲为波特率的16倍时，则计到第八个脉冲相当与半个数位传输时间），再对RxD线检测，如仍为低，则确认为一有效起始位。 如8251A在检测起始位时，半个数位传输时间后，没有再检测到低电平，而是测到高电平，8251A就把刚才检测到的信号看成干扰脉冲，再重新开始检测RxD线上是否出现低电平。 * * 无数据传送时，RxD线上是高电平。如在RxD线上检测到低电平，启动接收控制电路中的内部计数器计数，计数脉冲为8251A接收器时钟脉冲。当计数进行到相当于半个数位传输时间时（如时钟脉冲为波特率的16倍时，则计到第八个脉冲相当与半个数位传输时间），再对RxD线检测，如仍为低，则确认为一有效起始位。 如8251A在检测起始位时，半个数位传输时间后，没有再检测到低电平，而是测到高电平，8251A就把刚才检测到的信号看成干扰脉冲，再重新开始检测RxD线上是否出现低电平。 * * * * * * * * * * * * * * * * * * * * * * * * * * * 2、方式1输入有关信号规定（B端口） 数据选通信号 表示外设已经准备好数据 输入缓冲器满信号 表示B口已经接收数据 中断请求信号 请求CPU接收数据 PC2 PC1 PC0 PB7~PB0 INTEB IBFB INTRB STBB 中断允许触发器PC2置1， INTEB＝1，B口处于中断允许状态，当STBB＝1，IBFB＝1时，INTRB有效，向CPU申请中断。 PC2复位，INTEB ＝0， B口处于中断屏蔽状态，INTRB无效。 * 2、方式1输入有关信号规定 STB：选通信号，低电平有效。 外设? 8255A 的联络信号。有效时，将输入设备送来的数据锁存至8255A的输入锁存器。 IBF：输入缓冲器满信号，高电平有效。 8255A ?CPU的联络信号。有效时，表示数据已锁存在输入锁存器。 STB使该信号置位，RD的后沿即上升沿使其复位。 * INTE：中断允许信号，控制中断的允许和屏蔽 注：PC4控制A口中断允许与外设来的STBA信号无关，由内部 电路决定。 即将PC4置位，即INTEA＝1不等于把STBA置为高电平； 外设使STBA＝0不等于INTEA复位。 INTR：中断请求信号，高电平有效 8255A ?CPU。可用于向CPU提出中断请求，要求CPU读取外设数据。 STB、IBF均为高电平时该信号置位，RD的下降沿使其复位。 PC2控制B口中断允许与外设来的STBB信号无关。 * 3、方式1输入时序 * 4、方式1输出有关信号规定（A端口） 外设响应信号 表示外设已经接收到数据 输出缓冲器满信号 表示CPU已经输出了数据 中断请求信号 请求CPU再次输出数据 PC6 PC7 PC3 PA7~PA0 INTEA OBFA INTRA ACKA 中断允许触发器 PC6置1，INTEA＝1