基于Quartus六十进制计数器的设计素材.doc

EDA技术实践课程设计 课 程 EDA技术实践课程设计 题 目 六十进制计数器 院 系 电气信息工程学院电气系 专业班级 学生姓名 学生学号 指导教师 2014年 7月 25日 EDA技术实践课程设计任务书 课程 EDA技术实践课程设计 题目 六十进制计数器 专业 姓名 学号 主要内容： 利用QuartusII设计一个六十进制计数器。该电路是采用整体置数法接成的六十进制计数器。首先需要两片74160接成一百进制的计数器，然后将电路的59状态译码产生LD′=0信号，同时加到两片74160上，在下一个计数脉冲（第60个计数脉冲）到达时，将0000同时置入两片74160中，从而得到六十进制计数器。主要要求如下： （1）每隔1个周期脉冲，计数器增1； （2）当计数器递增到59时，进位端波形发生跳变，说明计数器产生进位信号，之后计数器会自动返回到00并重新计数； （3）本设计主要设备是两片74160同步十进制计数器，时钟信号通过建立波形文件得以提供。 主要参考资料： [1] 朱正伟.EDA技术及应用[M].第2版.北京：清华大学出版社，2013. [2] 李国洪.EDA技术与实验[M].北京：机械工业出版社，2009. [3] 陈忠平，高金定，高见芳.基于QuartusII的FPGA/CPLD设计与实践[M].北京：电子工业出版社，2010. [4] 杨颂华.数字电子技术基础[M].第2版.西安：西安电子科技大学出版社，2009. [5] 阎石.数字电子技术基础[M].第5版.北京：高等教育出版社，2006. [6] 康华光.电子技术基础：数字部分[M].北京：高等教育出版社，2000. 完成期限 2014.7.21——2014.7.25 指导教师 专业负责人 2014年 7 月18日  目　录  TOC \o 1-2 \h \z \u  HYPERLINK \l _Toc393917491 1 设计  PAGEREF _Toc393917491 \h 1  HYPERLINK \l _Toc393917492 2 方案选择与???路原理图的设计  PAGEREF _Toc393917492 \h 1  HYPERLINK \l _Toc393917493 2.1 单元电路一：十进制计数器电路（个位）  PAGEREF _Toc393917493 \h 2  HYPERLINK \l _Toc393917494 2.2 单元电路二：十进制计数器（十位）  PAGEREF _Toc393917494 \h 3  HYPERLINK \l _Toc393917495 2.3 单元电路三：置数与进位电路  PAGEREF _Toc393917495 \h 3  HYPERLINK \l _Toc393917496 3 元件选取与电路图的绘制  PAGEREF _Toc393917496 \h 4  HYPERLINK \l _Toc393917497 3.1 元件选取  PAGEREF _Toc393917497 \h 4  HYPERLINK \l _Toc393917498 3.2 电路图的绘制  PAGEREF _Toc393917498 \h 4  HYPERLINK \l _Toc393917500 4 编译设计文件  PAGEREF _Toc393917500 \h 5  HYPERLINK \l _Toc393917501 5 仿真设计文件  PAGEREF _T