02第二讲_755003274.pdfVIP

（第二讲） 一. 集成电路设计基础 1.4 版图设计规则 Design Rule 池保勇 清华大学微电子所 上一讲主要内容 课程介绍 集成电路设计背景知识 硅栅CMOS集成电路版图流程 CMOS工艺中集成元件的版图、结构和电特性 版图设计规则 Design Rule 引言 设计规则(Topological Design Rule) 上华0.6um DPDM CMOS工艺拓扑设计规则 版图设计准则(‘Rule’ for performance) 匹配 抗干扰 寄生的优化 可靠性 参考源分布 引言 芯片加工：从版图到裸片 版 制 工 加 是一种多层平面“印刷” 和叠加过程，但中间是否 会带来误差？ 引言 一个版图的例子： 引言 加工后得到的实际芯片显微照片： 引言 加工过程中的非理想因素 制版光刻的分辨率问题 多层版的套准问题 表面不平整问题 流水中的扩散和刻蚀问题 梯度效应 引言 解决办法 厂家提供的设计规则(topological design rule)，确 保完成设计功能和一定的芯片成品率，除个别情 况外，设计者必须遵循 设计者的设计准则(‘rule’ for performance)，用以 提高电路的某些性能，如匹配，抗干扰，速度等 设计规则 (topological design rule) 设计规则 基本定义(Definition) Extension Extension Width Space Space Overlap Enclosure 1.请记住这些名称的定义 2.后面所介绍的layout rules 必须熟记， 在画layout 时须遵守这些规则。 上华0.6um DPDM CMOS工艺拓扑 设计规则 版图的层定义 N-well active P+ implant N+ implant poly1