第5章集成逻辑门电路.pptVIP

概　述;; TTL 即 Transistor-Transistor Logic ;二、高电平和低电平的含义 ;;开关器件;5.2.2 二极管、三极管及场效管的开关特性 ; 当输入 uI 为低电平UIL ? Uth ，二极管反向截止（相当于断开）。 ;三极管为什么能用作开关？怎样控制它的开和关？;IC(sat);IC(sat); iB 愈大于 IB(Sat) ， 则饱和愈深。 ;[例]下图电路中? = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。;(2) 对应输入波形画出输出波形;IC(sat);IC(sat);　　在场效应管漏极和源极之间加上电压，而使栅极和源极之间没有控制电压其值= 0时，漏源电流等于0，MOS管处于截止状态。如果在加上一个大的控制电压，其值超过MOS管的开启电压VT，则MOS管处于导通状态， ;1. 二极管“与” 门电路;2. 二极管“或” 门电路;3. 晶体管“非” 门电路;4、与非门电路; 5、 或非门电路;;体积大。; T5; T5; T5;C ;A;电压传输特性测试电路;下面介绍与电压传输特性有关的主要参数：;　　噪声容限越大，抗干扰能力越强。 ;输入负载特性测试电路 ;[例] 下图中，已知 ROFF ? 800 ?，RON ? 3 k?，试对应 输入波形定性画出TTL与非门的输出波形。;3. 负载能力 ; 由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。 ;5. 功耗-延迟积 ;5.3.3 TTL非门、或非门和与或非门;2．TTL或非门;3．TTL与或非门;B;两个与非门输出直接相连接的情况; 使用时需外接 上拉电阻 RL ; 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 · Y2。;　　OC门电路取消了典型TTL门电路中V3、V4的输出电路，在使用时外接一个电阻RL和外接电源V。;式中，IOH为OC门输出管的截止漏电流 IOL为OC门输出管允许的最大负载电流 IIL负载门的低电平输入电流 VCC为负载电阻RL所接的外接电源电压 IIH负裁门的高电平输入电流 n“线与”输出的OC门的个数 N负载门的个数 m接入电路的负载门输入端个数;(2)驱动显示器和继电器等 ;TTL; 即 Tri-State Logic 门，简称 TSL 门。其输出有高电平态、低电平态和高阻态三种状态。;综上所述，可见：;EN 即 Enable;2. 应用 ;DI; TTL 集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门?;向高速 发展 ;集成门的选用要点;2. TTL 集成逻辑门的使用要点 ;3. 多余输入端的处理 ;或门和或非门的多余输入端接逻辑 0 或者与有用输入端并接;[例] 欲用下列电路实现非运算，试改错。 　　(ROFF ? 700 ?，RON ? 2.1 k?);解：; 是由增强型 PMOS 管和增强型 NMOS 管组成的互补对称 MOS 门电路。比之 TTL，其突出优点为：微功耗、抗干扰能力强。 ;S;A uI;A uI;C、C 为互补控制信号 ;PMOS; 在反相器基础上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它们的栅极分别受 EN 和 EN 控制。;5.4.4 CMOS 数字集成电路应用要点 ;民品 ;1. 注意不同系列 CMOS 电路允许的电源电压范围不同， 一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 ;;5.5.1 TTL电路驱动CMOS电路;(二)TTL电路驱动74HCT高速CMOS电路;5.5.2 CMOS 电路驱动 TTL 电路;(二)高速CMOS电路驱动TTL电路;5.5.3 CMOS 门电路比之 TTL 的主要特点 ;5.5.4 集成逻辑门电路的选用 ;解：;可用两级电路 2 个与非门实现之;可用两级电路 3 个与非门实现;可用两级电路 3 个或非门实现之。;可用两级电路 2 个或非门实现之;5.6 其他双极性集成逻辑门电路 ;;在数字电路中，三极管作为开关使用。 　　硅 NPN 管的截止条件为 UBE ＜ 0.5 V ，可靠截止条件为 UBE ≤ 0