数字集成电路报告教程.doc

PAGE  PAGE \* MERGEFORMAT14 数字集成电路设计实验报告 数字集成电路设计实验指导 该实验分为三个阶段： 阶段一、 行为设计和行为仿真（HDL） 实验1：用数字集成电路设计方法设计一个带有异步清零端的四位2进制计数器 任务：设计该四位2进制计数器的verilog源程序并进行功能仿真，要求有编写好的源程序及仿真波形图。可使用QuartusII或Cadence设计软件进行设计。 实验准备： 选择 开始程序AlteraQuartus II 8.0，运行Quartus II软件。 选择FileNew Project Wizard，新建一个工程。 在Introduction中点击next。 指定工作目录。 指定工程和顶层设计实体名称。 6、点击2次next。 7、选择FPGA器件：选择Cyclone II，在Speed选项中选择8，并在Available device 列表框中选择EP2C35F672C8，并点击next。 8、点击Next，出现EDA工具设置选项。不选用第三方工具，照图设置，点击Next后，再点击Finish，工程文件建立结束。 9、点击FileNew，新建一个HDL文件。 10、按照设计要求，在新建的HDL文件中编写程序。源程序： module c4 (clk,clr,out); input clk,clr; output re