第7章CPLDFPGA设计实践.pptVIP

第7章 CPLDFPGA设计实践(2) 1) 寄存(锁存)器 寄存器用于寄存一组二值代码，广泛用于各类数字系统。因为一个触发器能储存1位二值代码，所以用N个触发器组成的寄存器能储存一组N位的二值代码。下面给出一个8位寄存器的VHDL描述。 【例7.17】 8位寄存器 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY REG IS PORT(D：IN STD_LOGIC_VECTOR(0 TO 7)； CLK：IN STD_LOGIC； Q：OUT STD_LOGIC_VECTOR(0 TO 7))； END ENTITY REG； ARCHITECTURE ART OF REG IS BEGIN PROCESS(CLK) BEGIN IF(CLKEVENT AND CLK=‘1’)THEN Q=D； END IF； END PROCESS； END ARCHITECTURE ART； 移位寄存器除了具有存储代码的功能以外，还具有移位功能。所谓移位功能，是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。因此，移位寄存器不但可以用来寄存代码，还可用来实现数据的串/并转换、数值的运算以及数据处理等。 移位寄存器可以由多位触发器首尾连接而成, 即前一级的输出作为后一级的输入, 所有的触发器共用同一时钟和清零/置位信号。 [例7.18]用VHDL描述一个具有预置数、同步复位、左移和右移功能的8位移位寄存器。输入时钟信号为clk，复位控制信号为reset，控制左移、右移和预置数输入信号为mode，8位输入数据信号为data，左移输入数据信号为shift_left，右移输入数据信号为shift_right，8位输出数据信号为qout。当mode=01时，实现右移移位功能；当mode=10时，实现左移移位功能；当mode=11时，实现将8位输入数据信号输入到8位移位寄存器。 【例7.18】具有预置数、同步复位、左移和右移功能的8位移位寄存器。 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY SHIFTER IS PORT(DATA：IN STD_LOGIC_VECTOR(7 DOWNTO 0)； SHIFT_LEFT： IN STD_LOGIC； SHIFT_RIGHT：IN STD_LOGIC； RESET：IN STD_LOGIC； MODE：IN STD_LOGIC_VECTOR(1 DOWNTO 0)； QOUT：BUFFER STD_LOGIC_VECTOR(7 DOWNTO 0))； END ENTITY SHIFTER； ARCHITECTURE ART OF SHIFTER IS BEGIN PROCESS BEGIN WAIT UNTIL(RISING_EDGE(CLK))； IF(RESET=‘1’)THEN QOUT; --同步复位功能的实现 ELSE CASE MODE IS WHEN “01”=QOUT=SHIFT_RIGHTQOUT(7 DOWNTO 1)； --右移一位 WHEN “10”=QOUT=QOUT(6 DOWNTO 0)SHIFT_LEFT； --左移一位 WHEN 11=QOUT=DATA； --并行输入 WHEN OTHERS=NULL； END CASE； END IF； END PROCESS； END ARCHITECTURE ART； 【例7.19】具有左移和右移功能的8位串行移位寄存器。其中din为移位数据输入端口，dir移位方向控制端口，op数据输出端口。 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； USE IEEE.STD_LOGIC_UNSIGNED