数字电路基础D03–03B数据分配器和数据选择器.docVIP

3.3.3数据分配器和数据选择器 1.数据分配器 在数据传输过程中，完成将一路输入数据分配到多路输出端的电路称为数据分配器。它 是一种单路输入，多路输出的逻辑器件，从哪一路输出由当时的地址控制端决定。 图3-3-13所示为四路数据分配器的逻辑电路图。图中D为数据输入端，E为输入选通端，Al、AO为地址控制输入端，FO—F3为数据输出端。 由图3-3-13写出数据分配器输出逻辑函数的逻辑表达式： ； ；； 当E＝1，AlAo＝ll时，F3＝D，其他输出为l。其余可以类推。得到逻辑功能如表3—3—7 所示。 数据分配器也可用译码器来实现。 [例3-3-3] 试用74LS138实现反码输出的8路数据分配器。 解：在图3-3-14中，A2、Al、Ao用作通道地址的输入端，Sl作为数据输入端。若＝＝0，则由Sl端来的数据就传送到由地址码A2AlAo所确定的一个输出通道上去。例如，当 A2AlAo＝101时，若D＝1则＝0＝；若D＝0，则＝1＝； 74LS138的8个输出端上只有＝＝，其余输出端均为高电平。也就是说，输入数据D以反码的形式传送到万的输出端，而不会被传送到其他的输出端； 2．数据选择器 在数据传输过程中，经常遇到需要把其中的某一路信号选出来。能完成这一功能的逻辑部件，称为数据选择器(或多路开关)。它是一种多路输入，单路输出的逻辑器件，从哪一路输入由当时的地址控制端决定。 常用的中规模集成多路数据选择器有：四选一数据选择器、双四选一数据选择器、八选一数据选择器和十六选一数据选择器等。 (1)双四选一数据选择器 图3-3-15示出了双四选一数据选择器74LSl53的逻辑电路图和逻辑符号图，其中包含两个完全相同的四选一数据选择器。两个数据选择器有公共的地址输入端(也称控制信号端——实现对信号的选择),数据输入端、输出端和选通信号端是各自独立的。 对其中任一个四选一数据选择器来说，它有4个数据输入通道(Io一I3)，有两位地址输入端(Al、Ao)，有一个选通信号端(低电平有效)。若＝l，禁止工作，输出Y＝0。只有当＝ 0时，电路处于工作状态，选择器工作，输出有效数据。此时可列出一个四选一数据选择器输出逻辑表达式为： 由此可得到双四选一数据选择器74LSl53的逻辑功能表如表3-3-8所示。 数据选择器的电路结构，在CMOS集成电路中还可以用反相器和传输门来构成。图3-3-16所示是CMOS双四选一数据选择器CCl4539的逻辑电路图。 从图3-3-16中可以看到，同样包含两个完全相同的四选一数据选择器。AlAo是公共的地址输入端(通道选择输入端)。TGl—TG6均为CMOS传输门。和分别为两个四选一数据选择器的输出选通端(又称使能端、控制端)。该电路的工作原理为： ①由通道选择输入端Ao控制TGl—TG4组成的第一级传输门的导通和截止。 当Ao＝0时，TGl和TG3导通，而TG2和TG4则截止；当Ao＝l时，TGl和TG3截止，而TG2和TG4则导通。 ②由通道选择输入端Al控制TG5和TG6组成的第二级传输门的导通和截止。 当Al＝0时，TG5导通，而TG6截止；当Al＝l时，TG5截让，而TG6导通。 这样，当AlAo的状态确定后，输入数据IA0一IA3中只有一个能通过两级导通的传输门而到达输出端。例如，当AlA0＝10时，第一级传输门中的TGl和TG3导通，第二级传输门中的TG6导通，此时只有数据IA2可以通过TG3和TG6到达输出端Y，即YA＝IA2(或YB＝IB2)。 和分别为两个四选一数据选择器的输出选通端，当＝0时，YA数据选择器工作；＝l时，YA数据选择器被禁止，YA被锁定在低电平上。同理，当＝0时，YB数据选择器工作； Ss＝1时，YB数据选择器被禁止，YB被锁定在低电平上。 和也能作为扩展端使用，以实现片间的连接。 CCl4539双四选一数据选择器的逻辑功能表同表3-3-8。 (2) 八选一数据选择器 八选一数据选择器74LSl51的逻辑电路图和逻辑符号图如图3-3-17所示。 由图中可以看出，该数据选择器有Y和两个互补输出端，由于它有8路数据输入端，因此应有3位通路选择输入端(A2AlAO)。每一个与门都是由输出选通端和通路选择输入端(A2AlAo)加以控制。该选择器的功能如表3-3-9所示。 当＝0时，电路处于工作状态，选择器工作，输出有效数据。此时可列出八选一数据选择器的输出逻辑表达式为 式中，mi为A2、Al、Ao的最小项。例如：当A2AlAO＝101