集成电路的设计基本.pptVIP

《集成电路设计基础》 《集成电路设计基础》 山东大学 信息学院 刘志军 上次课 第9章 晶体管与模拟集成电路基本单元设计 § 9.1 晶体管的版图设计 § 9.2 电流源电路设计 § 9.3 基准电压源设计 § 9.4 差分放大器电路设计  第10章 数字集成电路基本单元与版图 §10.1 引言 §10.2 TTL基本电路及版图实现 §10.3 CMOS基本门电路及版图实现 §10.4 数字电路标准单元库设计简介 §10.5 焊盘输入输出单元（I/O PAD） §10.1 引言 数字集成电路分为双极型晶体管和MOS晶体管 两大类 数字集成电路的基本电路的主要性能指标 （1）工作速度（延迟时间的长短）； （2）集成度（占用面积的大小）； （3）功耗（消耗的电源功率）； （4）噪声容限等。 §10.2 TTL基本电路及版图实现 TTL 电路是以双极型晶体管为基础构成的基本逻辑电路系列。下面主要介绍TTL反相器电路。 TTL基本电路及版图实现 （1）电路组成 该电路由三部分组成： 1）由双极型晶体管T1和电阻Rb1组成电路输入级。 2）由T2、Re2和Rc2组成中间驱动电路，将单端信号υB2转换为双端信号υB3和υB4。 3）由T3、T4、Rc4和二级管D组成输出级。 （2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。 TTL基本电路及版图实现 TTL与非门电路 基本TTL反相器不难改变成为多输入端的与非门。其主要特点是在电路的输入端采用多发射极的双极型晶体管。器件中的每一个发射极能各自独立地形成正向偏置的发射结，并可促使T1进入放大或饱和区。两个或多个发射极可以并联构成一大面积的组合发射极。 TTL基本电路及版图实现 （a）图是三输入端TTL与非门电路形式。T1的发射结正向偏置而导通，T2截止。结果将导致输出为高电平。只有当全部输入端为高电平时，T1将转入倒置放大状态，T2和T3均饱和，输出为低电平。 (b)为三输入端TTL与非门的代表符号。 TTL基本电路及版图实现 或非门电路 TTL基本电路及版图实现 上图中(a) 表示TTL或非门的逻辑电路，图（b）是它的符号。由图可见，或非逻辑功能是对TTL与非门的结构改进而来的，即用两个晶体管T2A和T2B代替T2。若两输入端为低电平，则T2A和T2B均将截止，IB3=0，输出为高电平。若A、B两输入端中有一个为高电平，则T2A或T2B将饱和，导致IB3＞0， IB3便使T3饱和，输出为低电平。这就实现了或非功能。 TTL基本电路及版图实现 IC的版图设计已把电路与工艺融为一体，所以一般较复杂的电路都是先设计实验电路（或单元电路），根据实验电路的测试结果获得有关电路功能和电路参数的第一手资料。 掌握了这些资料，就可以根据元件的不同要求，在设计中采取相应措施，保证电路达到设计目标。必要时还要调整个别工艺或工艺参数。 当然设计出的版图要经过实践不断加以改进，一个成熟的产品一般都要经过几次改版才行。 双极集成电路版图设计的基本原则  （1）版面面积最小。 （2）受隔离结寄生电容Cjs影响大的那些隔 离区应尽可能的小。 （3）电极引出线的排列必须与封装要求一致，在电路周围要均匀排列。 双极集成电路版图设计的基本原则  （4）铝引线的排列应注意以下各点： ①?尽量短些、宽些，在高频及高阻抗的电路中尤应注意这点； ②?不能相交，无法避免相交时，可用交叉连线； ③为避免寄生耦合，铝线不能跨越管子，但可跨过电阻； ④为防止短路及减小场效应，铝线应尽量不在最后一次扩散层上跨过，可使铝线爬在厚氧化层上； ⑤?布线图形越简单越好； ⑥电源线、地线、输入引线、输出引线、低电阻引线的铝条要宽些，引线孔要开得大些甚至排为一排。 双极集成电路版图设计的基本原则 （5）PN结隔离的隔离槽必须接最低电位； （6）所有电阻器原则上可放在同一隔离岛内，该隔离岛应接至最高电位以保证电阻器的PN结在任何条件下都处于反偏状态，且可减小寄生电容； （7）集电区接最高电位的晶体管可放在电阻的隔