第三章ASIC设计流程.pptVIP

第3章 ASIC设计开发流程 集成电路设计与制造的主要流程框架 1 预研阶段 2 顶层设计阶段 3 模块级详细设计阶段 4 模块实现阶段 5 子系统仿真阶段 6 系统仿真，综合和版图设计前门级仿真阶段 7 后端版面设计阶段 8 版面设计后仿真／综合阶段 9 该阶段输出芯片生产签字 10 测试硅片准备阶段 11 硅片测试阶段 本阶段任务： ．模块及设计、编码、测试和综合； ．芯片级的测试环境设计、编码和测试； ．给出一个更准确的芯片面积估计。 项目管理者的任务： ．提供文档规范和对设计文档验收； ．设立和讲解验收过程，确定哪些部分在什么时候 需要验收； ．每周组织会议，了解进度，对发现的问题进行解 决； ．和生产厂商谈判进行初始版图设计的时间，需要 提交的材料等以便于生产厂商尽早对设计如何布 局布线有一个大致的了解，这样对于以后正式交 付设计后生产厂商的工作顺利开展并缩短对方的 设计时问有很大的帮助； ．验收测试例设计和分析测试覆盖率； ．开始安排资源准备项目原型化和硅片测试； ．准备好所有的第三方芯片的仿真模型。 本阶段输出： ．所有的模块设计、代码和模块织的测试； ．初始的模块级综合； ．最终决定的芯片引脚。 该阶段风险分析： ．该阶段是最容易造成项目延迟的阶段，所以必须 坚持任务向前赶的原则，随时关心各个小组的进 度，及时发现问题并安排解决资源，坚持按时验 收； ．由于最终得到硅片的面积可能超过估计的最大 值，因此需要考虑怎样修改设计缩小硅片面积。 模块设计可以划分为以下5个任务： ．细化设计说明； ．模块设计； ．编码； ．仿真； ．综合。 在这个阶段，需要开始计划硅片的测试。下面是一些重要的事项需要在这个阶段考虑和跟踪。 (1) 芯片引脚列表。引脚列表需要在最终的网表递交的前几个星期生成，并通过验收确定下来。引脚列表必须征得ASIC生产厂商、ASIC前端设计小组和印制电路板设计小组的同意。 (2) 封装。如果对于ASIC生产厂商来说，封装是新的，则ASIC生产厂商必须重新设计封装。重新设计封装主要是设计晶片与引脚之间的连接印制电路板。封装的信号引脚数量、供电引脚数量和封装的方式等都必须确定下来。如果重新制作封装，项目管理者必须跟ASIC生产厂商确定封装重新设计的时间，以便于重新考虑项目的开发计划。 (3) 样片和预生产量。ASIC生产厂商一般为客户提供一定数量的样片。样片一般可以有多种类型，它们的返回和递交时间都不一样。对于初始的测试，必须有足够的数量可以保证硅片和系统的测试能够快速、顺利地进行。通过和生产厂商的有效谈判，可以提高芯片预生产量，这样可以有效地提高产品的首批上市产量。 子系统仿真就是将那些独立设计而在逻辑上关联比较紧密的模块集成在一起，组成一个小系统进行仿真。在有些小的设计中子系统仿真是没有必要的。但是有些大的系统，子系统仿真是非常有必要的。子系统仿真必须同时与模块级设计同时进行。 该阶段的任务： ．撰写并验收测试列表文档； ．撰写测试伪代码，例如，CPU寄存器访问，测试 环境配置等； ．运行仿真。 该阶段输出： ．先成功地完成第一个子系统仿真； ．对第一个子系统的仿真结果进行验收； ．完成所有子系统模块仿真。 该阶段的风险： ．测试小组和设计小组之间的交流不畅通会增加不 必要的项目进度延缓，特别是会导致完成第—个 仿真例的时间拖延。 该阶段的任务： ．撰写和验收系统测试例文档； ．编写测试伪代码，例如CPU寄存器访问，测试环 境配置等； ．进行RTL级仿真和门级仿真； ．记录跟踪问题的解决过程，如可能，使用错误自 动报告系统进行错误的反馈和修改； ．检查芯片设计是否满足设计规范； ．开始撰写芯片的使用指南； ．编写系统综合的脚本，对系统进行综合； ．根据芯片的特性，画出芯片内模块摆放的方法。 项目管理者的任务： ．密切注意仿真的进度并安排定期的短会讨论仿真 进展； ．安排与ASIC生产厂商关于版图设计的会议。 该阶段输出： ．成功地完成第一个系统测试例； ．验收过的系统仿真计划； ．所有的RTL级仿真和门级仿真完成及测试报告； ．综合后的网表。 该阶段的风险： ．是测试小组和设计小组之间的交流不通畅会延缓 项目进度，特别是会导致第一个仿真实例的拖延。 本小节所描述的工作是由ASIC生产厂商完成的。 ASIC生产厂商的任务： ．测试版和最终版网表的版图设计； ．检查网表和测试向量的错误； ．生成版图设计后的时间面积信息。 ASIC生产厂商输出： ．布局布线完成后的时间面积信息；