多功能数字钟设计实验报告.doc

《数字电路与逻辑设计实验》 实验报告 题 目 数字钟电路设计 学 院： 信息工程学院 系 电子信息工程 专 业： 班 级： 学 号： 学生姓名： 同组同学： 指导教师： 递交日期： 多功能数字钟设计 一、实验目的 1、综合应用数字电路知识，提高逻辑电路设计能力； 2、学习使用protel或Altium designer进行电子电路的原理图设计、印制电路板设计； 3、学习电路板制作、安装、调试技能和设计流程； 4、了解数码管，译码器，555定时器及以下中规模器件的逻辑功能和使用方法。 二、设计任务和设计要求 1、设计一多功能数字钟并进行仿真和PCB板制作。 2、基本功能：准确计时，以数字形式显示时、分、秒的时间。 3、扩展功能：校正时间，定时控制，正点报时。 三、设计方案 1、数字钟设计方案基本框图如下 2、各模块设计原理 1.时的设计： 时的计数以24小时为周期，按通常的习惯，24小时计数器的计数序列为00，01，…，22，23，00，…，即当计数到23小时59分59秒时，再来一个秒脉冲，计数器就进到00时00分00秒。这样，可利用反馈置数或反馈清零法进行二十四进制计数，本实验采用74LS161进行设计。 2.分、秒的设计： 分和秒计数器都是模M=60的计数器。计数规律为00，01，…，58，59，00，…。它们的个位都是十进制，而十位则是六进制。 3.译码显示： 将计数器和闹钟输出的4位二进制代码，译码显示出相应的十进制数状态，可利用显示译码器和数码管实现。 4.校时电路： 校时可用1s脉冲快速校正，也可手动产生单次脉冲慢校正至时或者分计数器。可设置不同脉冲来控制实现校正或正常计数。 5.定时控制： 数字钟在指定的时刻发出信号，实现闹钟功能，通过数据选择器使得在设定闹钟是可在数码管上显示设定时间而不影响正常计数。 6.正点报时： 每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻，即当分达到59，秒达到50开始发出声响，50、52、54、56、58、60（高音）。 3、各模块设计原理图 1.总体设计图 各模块电路原理图及实验仿真结果 1）计数模块电路原理图，如图1所示 图1 2）显示译码模块时钟正常计数模拟结果，如图2所示 图2 闹钟模块原理图如图3所示 图3 整点报时模块电路原理图如图4 图4 秒脉冲产生电路原理图，见下图5 图5 主要实验元件及器材清单 Comment Description Designator Footprint LibRef Quantity Cap Capacitor C1, C2 RAD-0.3 Cap 2 Dpy Green-CC 7.62 mm Black Surface Green 7-Segment Display: CC, RH DP DS1, DS2, DS3, DS4, DS5, DS6 LEDDIP-10/C5.08RHD Dpy Green-CC 6 74LS161 HH, HL, MH, ML, SH, SL, Ua, Ub, Uc DIP-16 74LS161 9 Bell Electrical Bell LS1 PIN2 Bell 1 Res2 Resistor R1, R2, R3 AXIAL-0.4 Res2 3 SW-2B S[JF], S[JS] SW-2B SW-2B 2 NE555P Precision Timer Ud P008 NE555P 1 74LS00 UH, UHZ, UM, US DIP-14 74LS00 4