数电第七章探讨.pptVIP

* 等效电路由三个基本元件构成 * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 （3） ROM构成的全加器 全加器真值表 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Co S Ci B A WO m0 W1 m1 W2 m2 W3 m3 W4 m4 W5 m5 W6 m6 W7 m7 S C A B Ci 最 小 项 译 码 器 WO m0 W1 m1 W2 m2 W3 m3 W4 m4 W5 m5 W6 m6 W7 m7 S C A B Ci 最 小 项 译 码 器 0 1 1 选中 0 1 如： (4) ROM构成的序列脉冲发生器 采用计数器和ROM来实现。 例：要产一八位序列脉冲。 D Q0 C Q1 Q2 RD 八 进 制 计 数 器 译 码 器 ROM构成的序列脉冲发生器 WO m0 W1 m1 W2 m2 W3 m3 W4 m4 W5 m5 W6 m6 W7 m7 在脉冲C的作用下，W0~ W7依次被选中，从D依次输(5) ROM构成的字符发生器 字符发生器常用于显示终端、打印机及其其它一些数字装置。将各种字母、数字等字符事先存储在ROM的存储矩阵中，再以适当的方式给出地址码，某个字符就能读出来，并驱动显示器显示。 下面用ROM构成的字符发生器显示字母R来说明其工作原理。 字符显示原理图 (b) WO W1 W2 W3 W4 W5 W6 (a) 000 001 010 011 100 101 110 D4 D3 D2 D1 D0 行 译 码 器 A2 A1 A0 读出电路 用ROM存储字符Z （6） ROM 在波形发生器中的应用 A1 A2 A0 D3 D2 D1 D0 D/A 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 2 4 8 12 9 6 3 ROM D/A 计数器 CP 计数脉冲 送示波器 3 4 ?o A1 A2 A0 D3 D2 D1 D0 D/A 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 2 4 8 12 9 6 3 t 0 ? o 7.2 随机存取存储器（RAM） 7.2.1 静态随机存取存储器(SRAM) 7.2.2 同步静态随机存取存储器（SSRAM） 7.2.5 RAM应用举例 7.2.3 动态随机存取存储器(DRAM) 7.2.4 存储器容量的扩展 7.2 随机存取存储器（RAM） 7.2.1 静态随机存取存储器(SRAM) 1. SRAM 的基本结构及输出 CE OE WE =1XX 高阻 CE OE WE =00X 输入 CE OE WE =010 输出 CE OE WE =011 高阻 SRAM 的工作模式 工作模式 CE WE OE I / O 0 ~ I / O m - 1 保持 (微功耗) 1 X X 高阻 读 0 1 0 数据输出 写 0 0 X 数据输入 输出无效 0 1 1 高阻 2. SRAM存储单元 静态SRAM(Static RAM) 双稳态存储单元电路 列存储单元公用的门 控制管，与读写控制电路相接 Yi ＝1时导通 本单元门控制管:控制触发器与位线的接通。Xi =1时导通 来自列地址译码器的输出 来自行地址译码器的输出 2. SRAM存储单元 静态SRAM(Static RAM) T5、T6导通 T7 、T8均导通 Xi =1 Yj =1 触发器的输出与数据线接通，该单元通过数据线读取数据。 触发器与位线接通 （a）地址控制的读操作 （b）片选控制的读操作 3. SRAM的读写操作及定时图 读操作定时图 写操作定时图 7.2.2 同步静态随机存取存储器（SSRAM） SSRAM是一种高速RAM。与SRAM不同, SSRAM的读写操作是在时钟脉冲节拍控制下完成的。 寄存地址线上的地址 寄存要写入的数据 ADV=0:普通模式读写 ADV=1:丛发模式读写 =0:写操作 =1:读操作