计算机组成原理复习提纲整理讲述.doc

题型：一、选择题（共20分，每题1分） 二、填空题（共20分，每空1分） 三、名词解释（共20分，每题4分） 四、问答题（共分） CH1　 CPU区分指令和数据的依据 解：计算机区分指令和数据有以下2种方法：? ??通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。? ??通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。 CH3　 总线复用的目的； 一条信号线上分时传送两种信号。提高总线的利用率，优化设计，特地将地址总线数据总线一组物理线路，在这组物理线路上分传输地址信号和数据信号，为总线的多路复用。 总线是连接部件信息传输线，是各部件共享传输介质。 当某个请求占用总线的设备地址与计数值一致时，便获得总线使用权，此时终止查询。这种的特点是：计数可以从“0”，此时一旦设备的次序被固定，设备的优先级就按…,n的顺序降序排列，而且固定不变；计数也可以从上一次计数的终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；计数器的初始值还可程序设置，优先次序可改变。较灵活，对故障不敏感，连线及控制过程。 波特率：是指单位时间内传送二进制数据的单位用），波特。 时间内传送有效数据的位数，单位用bps表示。 总线带宽—— 14. 设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？ 解： 总线宽度 = 16位/8 =2B 总线带宽 = 8MHz×2B =16MB/s CH4 　已知存储器容量，按字、字节编址时寻址范围的确定； 主存各存储的空间位置是由单元地址号来表示的，而地址总线是用来指出存储单元地址号的，根据改地址可读出或写入一个存储字。 字长为，它可字节寻址，即它的每一个存储字包含四个可独立寻址的字节该字高位字节的地址来表示，也可用低位字节的地址来表示。 6. 某机字长为32位，其存储容量是64KB， = 64K×8 / 32=16K字 讨论： 1、 在按字节编址的前提下，按字寻址时，地址仍为16位，即地址编码范围仍为0~64K-1，但字空间为16K字，字地址不连续。 2、 地址线是单向输入的，其位数与芯片容量有关。 线是双向的，其位数与芯片或写入的位数线的位数与芯片容量有关。 和数据线的位数共同反映存储芯片的容量。 地址线为0根，数据线为，则芯片容量210×4=4K位。 高速缓存Cache用来解决主存与CPU速度不匹配的问题。的出现使CPU不直接访问主存，而与高速Cache交换信息。 CACHE是一种加速内存或磁盘存取的装置,可将慢速磁盘上的数据拷贝至快速的磁盘进行读写动作,以提升系统响应的速度。?111 例4.7 Cache与主存的地址映射方式的实现； P120 例4.8 例4.9 P121 例4.10 32. 设某机主存容量为4MB16KB，每字块有8个字32位4个0、1、2……89号90个字8次6倍 答：（1）由于容量是按字节表示的，则（2）由于题意中给出的字地址是连续的，故（1）中地址格式的最低2位不参加字的读出操作。当主存读0号字单元时，将主存0号字块（0~7）调入Cache（0组0号块），主存读8号字单元时，将1号块（8~15）调入Cache（1组0号块）…… 主存读89号单元时，将11号块（88~89）调入Cache（11组0号块）。共需调90/8 ?12次8 =720个 =（90-12）+630 =708次 Cache命中率 =708/720 ?0.98 ?98%（3）设无Cache时访主存需时720T（T为主存周期），′T/6+12T =（118+12）T =130T 则：720T/130T ?5.54倍 有Cache和无Cache相比，速度4.54倍地址所在芯片的最小地址 　Cache的三种地址映射方式的特点； 直接映射：主存块只与一个缓存块相对应。：简单，只需利用主存的某些直接，即可确定所需字块是否缓存中。缺点灵活，因每个主存只能固定地对应某个缓存块，即使缓存内还许多也不能占用，使缓存的存储空间得不到充分的利用。此外如果程序恰好要重复对应同一缓存位置的不同主存块，就要不停地进行替换，从而降低命中率。 映射：主存中每一字块映射到Cache的任何一块位置上。 ：，命中率高。缩小了冲突率。 方式所需逻辑电路甚多，成