微机原理讲义第4章范例.ppt

第一节 概述 内存储器结构与工作过程示意图 第二节 读写存储器RAM 第三节 只读存储器ROM 第四节 存储器芯片扩展及其与CPU的连接 1/128行、列译码器：分别用来接收7位的行、列地址，经译码后，从128×128个存储单元中选择出一个确定的存储单元，以便进行读写操作。4个存储单元选中后，经过1位行列地址译码，通过I/O门选择1位输入输出。 由列选通控制输出 行、列时钟缓冲器：用以协调行、列地址的选通信号 128读出放大器：与4个128×128存储阵列相对应，接收行地址选通的4×128个存储单元的信息，经放大(刷新)后，再写回原存储单元。 Intel2164A的外部结构 A0～A7:地址信号输入，分时接收CPU选送的行、列地址。 DIN : 数据输入引脚 DOUT:数据输出引脚 ：行地址选通，低电平有效，有效时表明芯片当前接收的是行地址。 :读/写控制线, 低电平时, 写操作；高电平时, 读操作。 ：列地址选通，低电平有效，有效时表明芯片当前接收的是列地址。此时， 应为低电平。 N/C: 未用引脚 Intel2164A的工作方式和及其时序关系：读操作 行地址领先于行选通先有效，行选通后将行地址锁存，然后列地址上地址线，列地址选通锁存。读写信号为高电平，控制数据从存储单元输出到DOUT。 写操作： 对行、列选通信号要求不变。写信号先于列选通有效，写入