TDR和SET2DIL测试教程范例.ppt

  1. 1、本文档共58页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * * * * * * * * * * * * * * T21 T41 Page* 2.3 SET2DIL测试 信号完整性测量技术 2 理论上,损耗属于频域范畴,具有很强的频率相关性。此处涉及两个重要概念: 按INTEL算法所推导出的差分信号线时域参数测量方法 THRU Page* 2.3 SET2DIL测试 信号完整性测量技术 2 测试精度评价:与VNA相比还存在一定差距。 随着频率升高,精度不断下降。 12GHz 2.3 SET2DIL测试 信号完整性测量技术 2 2.4 Dk/Df提取 信号完整性测量技术 2 方式 VNA测试PCB两段长度差为10inch的信号线的S参数,利用ADS仿真软件分析提取其中的DkDf信息 设备和软件 E5071C网分仪、ADS DkDf提取模块 测试coupon 设计不同胶含量、玻纤类型等结构,差分/单端带状线 验证 用仿真提取的DkDf建模,对比阻抗和损耗的测试和仿真结果 Dk/Df提取基本流程 TRL校准模块 DkDf提取模块 P片类型1 P片类型2 P片类型3 P片类型4 2.4 Dk/Df提取 信号完整性测量技术 2 2.4 Dk/Df提取 信号完整性测量技术 2 软件操作界面 Page* 目 录 3、PCB制造与信号完整性 2.1 材料 2.2 工艺 2.3 PCB设计 Page* 3 随着信号频率的增加,PCB基材介质和导线都会吸收能量,造成信号完整性问题。 除此之外,PCB加工过程中对材料的处理也会引入信号完整性问题。 Stub length PCB制造与信号完整性 Page* 3.1 材料 树脂体系和loss tangent之间的关系 3 PCB制造与信号完整性 树脂: Page* 普通树脂和低损耗树脂对SI的影响 3 PCB制造与信号完整性 Page* Insertion loss at 4GHz(unit: dB/inch) Material I M N T MAX 0.42 0.48 0.50 0.46 MIN 0.35 0.36 0.37 0.41 AVE 0.38 0.41 0.40 0.43 普通树脂和低损耗树脂对SI的影响 3 PCB制造与信号完整性 低损耗Fabric NE glass (Dk 4.6) Standard E Glass Dk 6.6 玻纤 Page* 3 PCB制造与信号完整性 Page* material Advantage modified material glass style standard glass spread glass low Dk glass prepreg style in stack-up 1080 RC65% 2116 RC55% 2113 RC57% 1086 RC61% 1067 RC70% 1086 RC64% 1080 RC65% 106 RC73% 1080 RC68% Insertion loss at 4GHz( unit: dB/inch) Glass style STD Spread LDK MAX 0.61 0.61 0.58 MIN 0.51 0.52 0.47 AVE 0.56 0.55 0.52 标准、开纤、低loss玻纤对SI的影响比较 3 PCB制造与信号完整性 Page* STD LDK 标准、低loss玻纤对SI的影响比较 3 PCB制造与信号完整性 Page* 铜箔 高速信号下,受趋肤效应/深度的影响,铜牙长度直接关系到信号传输质量: 3 PCB制造与信号完整性 Page* 0.5dB insertion loss improvement observed at 15GHz Up to 1dB insertion loss improvement in 8inch trace for VLP at 15GHz RTF、VLP铜箔对SI的影响比较 RTF VLP 3 PCB制造与信号完整性 Page* 图为三井新型铜箔与传统VLP对SI的影响改善比较 3 PCB制造与信号完整性 Page* 3.1 设计 3 PCB制造与信号完整性 选材和叠构: 客户不仅指定PP类型,同时指定芯板配本 对此种情况,严格按客户要求制作,不能随意更改。 Page* 在客户未指定材料的情况下,可按客户损耗要求提供建议。 不同材料的参考插入损耗SET2DIL测试方法 materials copper standard configuration insertion loss at 4GHZ/dB/inch insertion loss at 8GHZ/dB/inch MIN MAX AVERAGE MIN MAX AVERAGE S1165 RTF 0.58

文档评论(0)

1112111 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档