- 1、本文档共5页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
期中考前复习资料-义守大学
96 學年第一學期 義守大學 人類與科技期中考
姓名: 學號: 陳柏頴老師命題
期中考前整理
1.試解釋為何矽為最常使用的半導體材料 ?
〔解答〕(i)因為矽可以有單晶的結構,所以其材材料改質具周期與可預測性。
(ii)半導體元件所需的各種成份均可由矽材改質而獲得。
(iii)矽是地表上最大藏量,所以可以用相當便宜的成本即可獲得,畢竟矽可以從砂中精鍊而得。
(iv)相當容易去完成由矽開始的材料改質。
2. 試用原子結構解釋為何銅 (Cu) 是導體而矽(Si)是半導體材料?
〔解答〕(i)下圖是矽原子與銅原子之原子結構。矽原子的核心具有+4的淨電荷(14個質子減去10個電子),而銅原子之核心具有+1的淨電荷(29質子個減去28個電子) ,銅原子的價電子會”感受到”+1的吸引力,而矽原子的價電子會”感受到”+4的吸引力,所以矽材料中將價電子束縛在原子四周的吸引力比銅原子施加四倍多的吸引力,又矽材料中的價電子位於第3層的能階層,而銅材料中的價電子位於第4層的能階層,所以銅原子的價電子距離原子核更遠,因此銅原子的價電子比矽原子的價電子受到原子核有較小的束縛力,況銅原子的價電子比矽原子的價電子有較高的能量。這意謂銅原子的價電子比矽原子的價電子更容易游離而成為自由電子。
3. 半導體製程中particle產生的來源為何?
〔解答〕1. 操作員(operator): 生產線所有操作人員是particle 產生的最大源頭且也是最難捉摸與掌控的污染源(因為操作員是隨時隨地在移動)。
Particle (微粒子)在操作員上之來源可從衣服、手套、皮屑、口沬、油脂, ----等此類particle之改善可從工作紀律(displance)作要求而獲得改善。
2. 製程過程:
製程過程包括生產機台或生產之原物料都是particle產生的來源,此類particle 可由機台保養包括年保、月保、或機台monitor而或得改善。
3. 環境:
生產外在環境包括生產廠房四周的衛生環境、大氣壓力、氣流方向、溫度都會造成生產線particle增減來源。
4. 半導體製程中清洗(clean) 之步驟、化學成份、操作溫度與清洗目的各為何 ?
〔解答〕
5. 試繪圖並說明Passivation完成後元件結構之斷面圖。
〔解答〕
6. WAT (wafer acceptanced test) 的 重 要 性為何?
〔解答〕1. Wafer Acceptance Test, 晶片允收測試
2. Electrical test v.s. physical check
3. DC characteristics of IC circuit v.s. AC characteristics
4. The acceptance test v.s. monitor
7. 請以最重要的十步驟說明半導體製程的順序與內容
〔解答〕1. Zero Layer (零層)
2. Well Formation (井形成)
3. Active Region Definition (作用區定義)
4. Device Isolation Adjustment (元件電性隔絕與參數調整)
5. Gate Stack (閘極層疊)
6. LDD S/D Engineering (淡參雜及源/汲極工程)
7. ILD (Inter-Layer Dielectric) Contact (介層介電質與接觸點)
8. Metal (金屬層)
9. IMD (Inter-Metal Dielectric) VIA (金屬介層介電質與VIA)
10. Passivation (保護層)
8. 微粒之去除時需考的要素
〔解答〕1. 會造成圖案缺陷、絕緣膜耐壓不足、居部離子值入不佳等問題。
2. 在乾蝕刻、離子植入、 濺鍍、CVD時會造成微粒吸附在晶圓上。
3. 去除方法:
NH4OH清洗會使粒子產生與矽基板同電位而互相排斥。
(ii) NH3之添加會造成晶圓表面粗糙, 使得氧化層QBD變差。
9. Gate oxide沉積前之B-clean的目的為何 ? 其中APM dip time會影響產品甚麼參數 ?
〔解答〕
(i) B-clean的目的是為去除 Si表面的 particle, metal i
您可能关注的文档
- 我国农业地质发展战略思考-贵州省地质环境信息网.doc
- 情绪处理宣导-六甲国小.ppt
- 我最喜欢的宠物.ppt
- 我的飞机上色步骤A7(修改版).doc
- 户外广告变更登记申请表.doc-北京市工商局.doc
- 房屋新、增、改建税籍及使用情形申报书.doc
- 所以电子的德布罗意波长为.ppt
- 我是小小科学家课程1.ppt.ppt
- 建筑局部技法.ppt
- 技师选拔考试-复习资料-江苏省海洋与渔业局.doc
- 从银行承销视角看城投债发行有哪些变化.pdf
- 德福科技锂电PCB铜箔双龙头,高端化勇攀高峰.pdf
- 电力设备行业新型电力系统报告之四:电网发展回顾及后续展望,特高压稳步推进隐忧仍在,配网低于预期改革初见端倪.pdf
- 电力设备与新能源行业AIDC系列深度:海外大厂引领高压直流革命,800V产业化进程有望加速.pdf
- 电力行业5月月报:风光装机抢装进入高潮,火电电量增速由负转正.pdf
- 电子行业动态:Oracle签300亿美元大单,英伟达算力需求旺盛.pdf
- 豆神教育教育转型焕锋芒,AI教育拓疆界.pdf
- 多元金融行业寰宇通汇系列五:互联网券商Robinhood,一揽子交易提供商.pdf
- 非银金融行业深度研究报告:稳定币系列报告之一,从铸币到流通,稳定币生态拆解.pdf
- 分众传媒公司深度研究:收购扩渠道,携手支付宝打通转化链路,看好后续增长.pdf
文档评论(0)