去藕电容的选取.doc

去藕电容 称为decoupling cap国内最顶级的P4`qi旁路电容? ???bypass cap ,eq U+@2OR@Bdecoupling cap 主要用来filter power pin 上的noise 以及ripple current
yHF.ihE!X7K%m.N国内最顶级的开发者论坛----IC/FPGA | 电子电路 | 嵌入式 | 开发设计旁路电容? ???bypass cap??是用来filter high frequency noise 以及提供最短的 current return path 一般用在高频? ?高频下电容的使用经验和原则(转贴）LBSALE[50]LBSALE1.14.1、退藕电容的一般配置原则asic;ic;fpga;cpld;嵌入式;单片机;mpu;mcu;asi;dsp;arm;mips$q? ? ? ? o[*}.TK(n1. 电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uf以上的更好。!z3e8L6e^3V$J/F2. 原则上每个集成电路芯片都应布置一个0.01pf的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pf的但电容。8UZ;e2fto+{a? ? ? ? v中国电子顶级开发网3. 对于抗噪能力弱、关断时电源变化大的器件，如 ram、rom存储器件，应在芯片的 电源线和地线之间直接入退藕电容。 V+v1p1d:IO2?)}#Sk中国电子顶级开发网4、电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：t{ad!P?R k中国电子顶级开发网a、 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电 ，必须采用附图所示的 rc 电路来吸收放电电流。一般 r 取 1 ~ 2k，c取2.2 ~ 47uf。 %C%JEh? ? ? ? t(aasic;ic;fpga;cpld;嵌入式;单片机;mpu;mcu;asi;dsp;arm;mipsb、 cmos的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。gVM^:c!AN4m由于大部分能量的交换也是主要集中于器件的电源和地引脚，而这些引脚又是独立的直接和地电平面相连接的。这样，电压的波动实际上主要是由于电流的不合理分布引起。但电流的分布不合理主要是由于大量的过孔和隔离带造成的。这种情况下的电压波动将主要传输和影响到器件的电源和地线引脚上。:ZvTx/BnIE国内最顶级的开发者论坛----IC/FPGA | 电子电路 | 嵌入式 | 开发设计? ?为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。asic;ic;fpga;cpld;嵌入式;单片机;mpu;mcu;asi;dsp;arm;mips5v2WR;Td%@6bD3g　　当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。7NH[6PLCVqcVd,?去耦电容配置的一般原则如下： ? ? ? ? Hw3QS%nKU● 电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。i/RjH M.Aasic;ic;fpga;cpld;嵌入式;单片机;mpu;mcu;asi;dsp;arm;mips● 为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。x%]{ ]0vr#K● 对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。d%y)d~Z:W)X国内最顶级的开发者论坛----IC/FPGA | 电子电路 | 嵌入式 | 开发设计● 去耦电容的引线不能过长，特别是高频旁路电容不能带引线。C)NWXOO [.CR中国电子顶级开发网● 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须RC 电路来吸收放电电流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。9kq,t/X v[4B0]● CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。
x