《数字电子技术基础第二版》3.6组合逻辑电路的分析和设计.pptVIP

3.6 加法器和比较器 上页 下页 后退 模拟电子 一位比较器逻辑图 2. 四位数值比较器功能描述 A0 A1 A2 A3 B0 B1 B2 B3 YAB YA=B YAB 其中，A3~ A 0、B3~ B 0是相比较的两组4位二进制数的输入端，YAB、YA=B、YAB是比较结果输出端。 (1) 功能框图 A0 A1 A2 A3 B0 B1 B2 B3 YAB YA=B YAB (2) 工作原理 a. 若A3B3，则AB，FAB=1; 若A3B3， 则AB, FAB=1。 b. 当A3=B3时，若A2B2,则FAB=1；若A2B2，则FAB=1。 c.当A3=B3 ，A2=B2时，再比较A1, B1。 ……依次类推，直到最低位。 A0 A1 A2 A3 B0 B1 B2 B3 YAB YA=B YAB (3) 输出逻辑表达式 A0 A1 A2 A3 B0 B1 B2 B3 YAB YA=B YAB 3. ４位数值比较器CC14585 (1) CC14585的符号 10 7 2 15 11 9 1 14 4 6 5 A0 A1 A2 A3 IAB B0 B1 B2 B3 CC14585 IA=B IAB YAB YA=B YAB 12 3 13 ⑶ IAB、IA=B、IAB是级联输入端 A3~ A 0、B3~ B 0是输入端 YAB、YA=B、YAB是输出端 (2) CC14585的功能表 (3) 比较器输出逻辑表达式 比较器内部电路决定的优先级： IAB最高，IA=B次之，IAB最低。 若只比较两个4位二进制数，可令扩展端IAB=0，IA=B=IAB=1。 A3A2A1A0 B3B2B1B0 IABIA=B IAB YAB YA=B YAB A1 A2 A3 A0 B1 B2 B3 B0 COMP低位片 1 4. ４位数值比较器7485 逻辑符号 功能表 5. 比较器的扩展 用两片4位比较器CC14585扩展成为8位比较器 A3A2A1A0 B3B2B1B0 IABIA=B IAB YAB YA=B YAB A1 A2 A3 A0 B1 B2 B3 B0 COMP低位片 A3A2A1A0 B3B2B1B0 IABIA=B IAB YAB YA=B YAB A5 A6 A7 A4 B5 B6 B7 B4 COMP高位片 YAB YA=B YAB 1 电路的连接方式称为级联方式，显然级数越多，比较速度越慢。 b. 也可将8对输入端中任意两对Ai、Bi和Aj、Bj闲置不用。 若比较两个6位数的大小： a. 可将A7、A6、B7、B6全接高电平或低电平 数字电子技术基础 上页 下页 返回 3.6.1 加法器 数字运算是数字系统基本的功能之一，加法器(adder)是执行算术运算的重要逻辑部件，在数字系统和计算机中，二进制数的加、减、乘、除等运算都可以转换为若干步加法运算。 1.半加器 两个一位二进制数A和B相加，不考虑低位进位的加法器称为半加器(Half Adder，简称HA)。 (1) 半加器功能框图 (2) 半加器真值表 0 0 1 0 1 0 0 1 0 0 0 1 1 0 1 1 S C A B (3) 半加器逻辑表达式 (4) 半加器逻辑图 (5) 半加器符号图 S C A B CO 2. 全加器 两个一位二进制数Ai和Bi相加，考虑到相邻低位的进位Ci-1的加法器称为全加器(Full Adder，简称FA)。 (1) 全加器框图 (2) 全加器真值表 (3) 全加器逻辑表达式 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Si C i Ai Bi C i-1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Si C i Ai Bi C